超级军网中微电发布新型CPU架构 ：UPU
来源：百度文库 编辑：超级军网 时间：2024/04/29 13:28:10
http://news.softpedia.com/news/F ... ppears-246302.shtml
不太懂~
自从1991 年以来CPU的架构就未曾有过大的变化，但现在UPU的发布改变了这一切，它完全由中国自主发展。。。
UPU is a chip that has both the computing and graphics instruction handled by a single processor core.
http://icubecorp.com/zh/about/
关于ICube
深圳中微电科技有限公司是一家半导体设计公司，其研发的系统级芯片(SOC)，均采用自有的和谐统调处理器技术，把两种不同类型的处理器，中央处理器(CPU)和图像处理器(GPU)，统一在一个核芯内。
公司的使命是通过开发并行计算平台芯片系列，对半导体行业技术产生巨大的影响以外，也为消费电子市场创造显著的商业价值。
公司是由一批来自硅谷的资深专家创立，他们在处理器架构、系统软件和集成电路各方面都在国际上享誉盛名。
http://bbs.kafan.cn/thread-1204587-1-1.htmlhttp://news.softpedia.com/news/F ... ppears-246302.shtml
不太懂~
自从1991 年以来CPU的架构就未曾有过大的变化，但现在UPU的发布改变了这一切，它完全由中国自主发展。。。
UPU is a chip that has both the computing and graphics instruction handled by a single processor core.
http://icubecorp.com/zh/about/
关于ICube
深圳中微电科技有限公司是一家半导体设计公司，其研发的系统级芯片(SOC)，均采用自有的和谐统调处理器技术，把两种不同类型的处理器，中央处理器(CPU)和图像处理器(GPU)，统一在一个核芯内。
公司的使命是通过开发并行计算平台芯片系列，对半导体行业技术产生巨大的影响以外，也为消费电子市场创造显著的商业价值。
公司是由一批来自硅谷的资深专家创立，他们在处理器架构、系统软件和集成电路各方面都在国际上享誉盛名。
http://bbs.kafan.cn/thread-1204587-1-1.html
不太懂~
自从1991 年以来CPU的架构就未曾有过大的变化，但现在UPU的发布改变了这一切，它完全由中国自主发展。。。
UPU is a chip that has both the computing and graphics instruction handled by a single processor core.
http://icubecorp.com/zh/about/
关于ICube
深圳中微电科技有限公司是一家半导体设计公司，其研发的系统级芯片(SOC)，均采用自有的和谐统调处理器技术，把两种不同类型的处理器，中央处理器(CPU)和图像处理器(GPU)，统一在一个核芯内。
公司的使命是通过开发并行计算平台芯片系列，对半导体行业技术产生巨大的影响以外，也为消费电子市场创造显著的商业价值。
公司是由一批来自硅谷的资深专家创立，他们在处理器架构、系统软件和集成电路各方面都在国际上享誉盛名。
http://bbs.kafan.cn/thread-1204587-1-1.htmlhttp://news.softpedia.com/news/F ... ppears-246302.shtml
不太懂~
自从1991 年以来CPU的架构就未曾有过大的变化，但现在UPU的发布改变了这一切，它完全由中国自主发展。。。
UPU is a chip that has both the computing and graphics instruction handled by a single processor core.
http://icubecorp.com/zh/about/
关于ICube
深圳中微电科技有限公司是一家半导体设计公司，其研发的系统级芯片(SOC)，均采用自有的和谐统调处理器技术，把两种不同类型的处理器，中央处理器(CPU)和图像处理器(GPU)，统一在一个核芯内。
公司的使命是通过开发并行计算平台芯片系列，对半导体行业技术产生巨大的影响以外，也为消费电子市场创造显著的商业价值。
公司是由一批来自硅谷的资深专家创立，他们在处理器架构、系统软件和集成电路各方面都在国际上享誉盛名。
http://bbs.kafan.cn/thread-1204587-1-1.html
坐等市场反应！
ＡＲＭ＋ＧＰＵ？这个概念{:soso_e119:}，龙芯２Ｈ的ＣＰＵ＋ＧＰＵ＋桥片（南桥，北桥）算什么？
公关稿，随便看看就好
http://vr-zone.com/articles/icub ... aign=Feed:+vr-zone+(VR-Zone+|+Coolest+Gadgets+for+Men,+Geek,+Nerd,+Overclockers+and+Enthusiast)&utm_content=Google+Reader
看上去更像是众核的概念，主打方向应该是要堆核心
还处在很早期拉风投的阶段，姑妄看之吧
A very simple, elegant 32-bit RISC core, not unlike the original MIPS, does both functions, and the single 32-unit 32-bit register file is there for all operations. To support further parallelism, 4-way multithreading per core is supported, with optimised logic to remove the need for 4 separate register files. The compromises in the initial version? No SIMD vector stuff like Intel AVX, and no double-precision FP either. If you want more performance, you use more cores, which can be piled up together easily due to comparatively very small core footprint - only 2.7 square mm in the old 65 nm process. If in 32 nm process, it'd likely be only 1 square mm. This means that, on an average current 200 square mm CPU chip in 32 nm process, you could mount over 100 of these cores, plus interconnect logic and huge multimegabyte shared cache, all together.
Read more: http://vr-zone.com/articles/icub ... .html#ixzz1tTeieNkN
公关稿，随便看看就好
http://vr-zone.com/articles/icub ... aign=Feed:+vr-zone+(VR-Zone+|+Coolest+Gadgets+for+Men,+Geek,+Nerd,+Overclockers+and+Enthusiast)&utm_content=Google+Reader
看上去更像是众核的概念，主打方向应该是要堆核心
还处在很早期拉风投的阶段，姑妄看之吧
A very simple, elegant 32-bit RISC core, not unlike the original MIPS, does both functions, and the single 32-unit 32-bit register file is there for all operations. To support further parallelism, 4-way multithreading per core is supported, with optimised logic to remove the need for 4 separate register files. The compromises in the initial version? No SIMD vector stuff like Intel AVX, and no double-precision FP either. If you want more performance, you use more cores, which can be piled up together easily due to comparatively very small core footprint - only 2.7 square mm in the old 65 nm process. If in 32 nm process, it'd likely be only 1 square mm. This means that, on an average current 200 square mm CPU chip in 32 nm process, you could mount over 100 of these cores, plus interconnect logic and huge multimegabyte shared cache, all together.
Read more: http://vr-zone.com/articles/icub ... .html#ixzz1tTeieNkN
求高人解毒