超级军网龙芯3a的HT接口带宽256Gbps和内存带宽51.2Gbps够不够
来源：百度文库 编辑：超级军网 时间：2024/04/28 04:30:00
龙芯 3A 处理器是第一款集高性能、 低成本、 低功耗于一体的多核处理器 ,内部集成 4 个主频为 1GHz 的 64 位超标量通用处理器核 ,采用 65nm工艺设计。龙芯 3A 处理器集成了 2 个 16 位的 Hyper Transport 接口 , 2 个 64 位DDR2/ 3 Memory Cont roller 接口 ,1 个 32 位的 PCI/ PCI -X接口 ,和 1 个L PC接口 ,其内部结构模块如图 1示是龙芯 3A 处理器的芯片布局图 ,采用 ST Micro公司的65nm工艺制成 ,硅片尺寸约为12mm x 14mm ,面积大约 174mm2,最高频率为 1. 0GHz ,功耗约为 15～20W。
实在是看不懂。
祝龙芯新年快乐
也祝大家新年快乐
800MHz的HT，16位，是如何算出256Gbps?
画图时候少了小数点
画图时候少了小数点
-------是2.56还是25.6
画图时候少了小数点
-------是2.56还是25.6
2.56还要HT干什么 PCI都上2G了
会不会是xbar的带宽
2.56还要HT干什么 PCI都上2G了
====25.6就是HT3.0啦，公开的是3a是1.0的
====25.6就是HT3.0啦，公开的是3a是1.0的
反之 xbar的带宽这么高了 还要HT做什么
这个我胡乱推理的：）
这个我胡乱推理的：）
RM11200mips处理器XBAR超过1 Tbit/s的带宽，也有HT
==RM11200不阻塞的XBAR提供宽带宽和低功耗，它连接处理器核，存储器和I/O接口，支持集总带宽超过1Tbps(1000Gbps)，端口到端口的等待时间只有3ns。
==PMC-Sierra新推1.8GHz主频双CPU核64位MIPS-Powered多处理器
技术分类： 微处理器与DSP | 2004-10-22
PMC-Sierra公司在近日的秋季处理器论坛（Fall Processor Forum）上发布了其第三代高集成64位MIPS-Powered 多处理器。这款RM11200处理器采用PMC-Sierra业经验证的系统级芯片（Soc）平台设计方案和90纳米CMOS制程工艺，集成两个全新设计的1.8 GHz E11K CPU核心，并采用了高速内存和I/O接口，其中包括两个DDR2、两个PCI Express、四个千兆以太网端口和HyperTransport（参见图1）。RM11200处理器在设计上为客户提供了最高水平的处理性能、低功耗以及高度集成，可用于高性能的网络、存储和通讯应用，如企业路由器、存储系统和DSLAM。
业界分析师兼嵌入式处理器测试基准联盟（EEMBC）主席Markus Levy表示："PMC-Sierra作为高运行频率嵌入式处理器的重量级供货商地位一直广为业界认可，这一点在新E11K核心上再次得到体现。而且，PMC-Sierra为这款1.8GHz嵌入式处理器核心配备了满足下一代嵌入式系统要求的外设，其中包括了DDR2-800。显而易见，RM11200处理器将提供M
IPS-based处理器的最佳性能。"
PMC-Sierra微处理器产品部副总裁兼总经理 Steve Perna表示："系统设计人员在开发高性能设备时通常会面临多项难题，其中包括如何平衡高I/O带宽、低内存延迟、高处理性能和低功耗之间的需求关系。唯有RM11200处理器能够解决这些关键性的难题，为客户提供最理想的系统性能和低功耗。"
采用具有超高带宽的新一代内存和I/O接口
为了满足下一代网络、存储和通讯设备的高带宽要求，RM11200处理器提供了诸如DDR2、PCI Express、千兆以太网和HyperTransport等多种内存和I/O接口。它的两个64位DDR2内存控制器支持高达DDR2-800的频率，并且支持8位ECC纠错。PCI Express接口可支持两个4-lane接口或单个8-lane接口。其4个以太网接口支持每端口8个队列自动分配，并能执行硬件校验和功能。另外，HyperTransport接口运行速率高达600 MHz，可提供高达10 Gbps的全双工带宽。所有这些I/O接口都支持Direct Deposit。这项技术允许外部的外设直接写入到L2高速缓存中，从而避免了代价高昂的外部内存存取，同时大幅提高了系统性能。
E11K高速缓存针对性能和可靠性进行优化
以E9K CPU业经证实的优异性能为基础，每个E11K核心均将指令Cache容量 翻4倍至64KB、将数据Cache容量翻2倍至32KB，并提供了共达1 MB的芯片内L2高速缓存，而且L1和L2缓存均采用了ECC纠错以保持最高的数据可靠性。双7级对称式超标量E11K核心采用5态MOESI高速缓存同步协议，支持全硬件处理器对处理器的高速缓存同步功能，并且支持每个I/O接口的全硬件I/O同步功能。
非阻塞式XBAR连接提供高带宽和低功耗
XBAR采用极低的3纳秒端口对端口延迟时间，将处理器核心、内存和I/O接口连接起来，并且支持累计超过1 Tbit/s的带宽。XBAR采用了无时钟（clockless）技术，由于这项技术不需要全局时钟信号，从而削减了这方面的功耗。因此，XBAR的功耗与其正在交换的数据量成正比（参见图1中的系统框图）。
定价、供货情况和客户支持
2005年第2季度将能够提供RM11200器件的最初样品，大批量定价估计为450美元。RM11200处理器采用90纳米CMOS制程工艺，并以1152针Flip Chip BGA封装供货。提供全套的支持产品包，包括数据手册、应用说明、参考设计和软件。如需更多信息，敬请联系PMC-Sierra应用支持部门，电子邮箱：apps@pmc-sierra.com，或访问网站：www.pmc-sierra.com/processors。
三代高集成度多处理器
RM11200多处理器产品拓展了PMC-Sierra成功的高集成度双处理器解决方案的产品阵营，其中包括了RM9000x2和RM9000x2GL（参见图2）。通过采用业经验证的PMC-Sierra系统级芯片设计方法，RM9000和RM11000系列产品中的双核心和单核心微处理器提供了最高的处理功率、高带宽I/O集成和低功耗，满足了高性能网络、存储、工业控制、激光打印机和高端消费产品应用的要求。RM11200处理器100%兼容MIPS指令集。如需了解有关RM9150、RM9000x1、RM9000x2、RM9000x1GL、RM9000x2GL和RM11200高集成度微处理器的更多信息，敬请访问
==RM11200不阻塞的XBAR提供宽带宽和低功耗，它连接处理器核，存储器和I/O接口，支持集总带宽超过1Tbps(1000Gbps)，端口到端口的等待时间只有3ns。
==PMC-Sierra新推1.8GHz主频双CPU核64位MIPS-Powered多处理器
技术分类： 微处理器与DSP | 2004-10-22
PMC-Sierra公司在近日的秋季处理器论坛（Fall Processor Forum）上发布了其第三代高集成64位MIPS-Powered 多处理器。这款RM11200处理器采用PMC-Sierra业经验证的系统级芯片（Soc）平台设计方案和90纳米CMOS制程工艺，集成两个全新设计的1.8 GHz E11K CPU核心，并采用了高速内存和I/O接口，其中包括两个DDR2、两个PCI Express、四个千兆以太网端口和HyperTransport（参见图1）。RM11200处理器在设计上为客户提供了最高水平的处理性能、低功耗以及高度集成，可用于高性能的网络、存储和通讯应用，如企业路由器、存储系统和DSLAM。
业界分析师兼嵌入式处理器测试基准联盟（EEMBC）主席Markus Levy表示："PMC-Sierra作为高运行频率嵌入式处理器的重量级供货商地位一直广为业界认可，这一点在新E11K核心上再次得到体现。而且，PMC-Sierra为这款1.8GHz嵌入式处理器核心配备了满足下一代嵌入式系统要求的外设，其中包括了DDR2-800。显而易见，RM11200处理器将提供M
IPS-based处理器的最佳性能。"
PMC-Sierra微处理器产品部副总裁兼总经理 Steve Perna表示："系统设计人员在开发高性能设备时通常会面临多项难题，其中包括如何平衡高I/O带宽、低内存延迟、高处理性能和低功耗之间的需求关系。唯有RM11200处理器能够解决这些关键性的难题，为客户提供最理想的系统性能和低功耗。"
采用具有超高带宽的新一代内存和I/O接口
为了满足下一代网络、存储和通讯设备的高带宽要求，RM11200处理器提供了诸如DDR2、PCI Express、千兆以太网和HyperTransport等多种内存和I/O接口。它的两个64位DDR2内存控制器支持高达DDR2-800的频率，并且支持8位ECC纠错。PCI Express接口可支持两个4-lane接口或单个8-lane接口。其4个以太网接口支持每端口8个队列自动分配，并能执行硬件校验和功能。另外，HyperTransport接口运行速率高达600 MHz，可提供高达10 Gbps的全双工带宽。所有这些I/O接口都支持Direct Deposit。这项技术允许外部的外设直接写入到L2高速缓存中，从而避免了代价高昂的外部内存存取，同时大幅提高了系统性能。
E11K高速缓存针对性能和可靠性进行优化
以E9K CPU业经证实的优异性能为基础，每个E11K核心均将指令Cache容量 翻4倍至64KB、将数据Cache容量翻2倍至32KB，并提供了共达1 MB的芯片内L2高速缓存，而且L1和L2缓存均采用了ECC纠错以保持最高的数据可靠性。双7级对称式超标量E11K核心采用5态MOESI高速缓存同步协议，支持全硬件处理器对处理器的高速缓存同步功能，并且支持每个I/O接口的全硬件I/O同步功能。
非阻塞式XBAR连接提供高带宽和低功耗
XBAR采用极低的3纳秒端口对端口延迟时间，将处理器核心、内存和I/O接口连接起来，并且支持累计超过1 Tbit/s的带宽。XBAR采用了无时钟（clockless）技术，由于这项技术不需要全局时钟信号，从而削减了这方面的功耗。因此，XBAR的功耗与其正在交换的数据量成正比（参见图1中的系统框图）。
定价、供货情况和客户支持
2005年第2季度将能够提供RM11200器件的最初样品，大批量定价估计为450美元。RM11200处理器采用90纳米CMOS制程工艺，并以1152针Flip Chip BGA封装供货。提供全套的支持产品包，包括数据手册、应用说明、参考设计和软件。如需更多信息，敬请联系PMC-Sierra应用支持部门，电子邮箱：apps@pmc-sierra.com，或访问网站：www.pmc-sierra.com/processors。
三代高集成度多处理器
RM11200多处理器产品拓展了PMC-Sierra成功的高集成度双处理器解决方案的产品阵营，其中包括了RM9000x2和RM9000x2GL（参见图2）。通过采用业经验证的PMC-Sierra系统级芯片设计方法，RM9000和RM11000系列产品中的双核心和单核心微处理器提供了最高的处理功率、高带宽I/O集成和低功耗，满足了高性能网络、存储、工业控制、激光打印机和高端消费产品应用的要求。RM11200处理器100%兼容MIPS指令集。如需了解有关RM9150、RM9000x1、RM9000x2、RM9000x1GL、RM9000x2GL和RM11200高集成度微处理器的更多信息，敬请访问
Gb 不是GB
市面上找不到龙蕊网本，只要能上网看贴，只要能玩赛尔号（没办法，儿子要玩），我就给儿子搞一部
25.6Gb等于3.2GB,HT1.0
256Gb等于32GB,HT3.0
那256Gb应该是没有小数点的
256Gb等于32GB,HT3.0
那256Gb应该是没有小数点的
hswz 发表于 2010-1-1 08:32 
16×800×2=25600.就是25.6gbps
数据都列出来了还^#$%
16×800×2=25600.就是25.6gbps
数据都列出来了还^#$%
祝龙芯新年更上一个台阶
不是说龙3a能兼容x86吗 谁知道情况说说
LPC总线不是intel自有的么……怎么龙芯也弄了个上去？
是不是就是接super i/o和bios的那个？
感觉和SPI似乎很像……
是不是就是接super i/o和bios的那个？
感觉和SPI似乎很像……
hswz 发表于 2010-1-1 00:05
LZ,你少了小数点！
LZ,你少了小数点！