超级军网水太深 台积电 10nm 工艺等于英特尔 12nm？
来源：百度文库 编辑：超级军网 时间：2024/04/29 15:20:33
2015 年 Intel、三星、台积电（TSMC）都号称已量产 16/14nm FinFET 工艺，下一个节点是明年的 10nm，而 10nm 之后的半导体制造工艺公认越来越复杂，难度越来越高，甚至可能让摩尔定律失效，需要厂商拿出更多投资研发新技术新材料。台积电在 FinFET 工艺量产上落后于 Intel、三星，不过他们在 10nm 及之后的工艺上很自信，2020 年就会量产 5nm 工艺，还会用上 EUV 光刻工艺。
而事实是怎么样的呢？
刚结束的台积电第二季新闻发布会，困扰业界、媒体多时的半导体工艺 " 魔术数字 " 问题，首度公开。业者透露，联发科内部有一套换算方式：台积电的十六纳米等于英特尔的二十纳米、十纳米等于英特尔的十二纳米……
7 月 14 日，台积电 2016 年第 2 季新闻发布会，以电话会议方式参加的美国分析师 Arete researchz 分析师 Brett Simpson，问了一个突兀的问题。他竟然要台积电共同首席执行官刘德音比较一下英特尔预计明年量产的十纳米工艺，与台积电两年后量产的七纳米工艺，性能特征上的差距。
" 你得去问我们的顾客，" 刘德音有点不快的说，" 我无法为他们回答。"
若是在几年前，不会出现这种提问。根据半导体业界遵循了 30 年的摩尔定律，7 纳米工艺领先 10 纳米一个技术世代，制出的电晶体缩小一半，效能、耗电等各项指标都会大幅超越 10 纳米。两者根本毫无比较的必要。
这位分析师的问题，首度将困扰业界、媒体多时的半导体工艺 " 魔术数字 " 问题，提到公开场合。他暗示，台积电尚未量产的 7 纳米与英特尔的 10 纳米工艺，属于同一个技术世代，因此可以相提并论。
若干台积电客户认同此说法。他们也指出，台积电目前量产的最尖端工艺──独吃苹果 A10 处理器的 16 纳米工艺，仅相当于英特尔的 20 纳米工艺。
不到一个月前，有记者当面询问台积电大客户、世界最大 IC 设计公司高通首席技术官葛罗布 ( Matt Grob ) 这个问题。他毫不迟疑的大声说 " 没错 ! ( YES ) "。
不只台积电，三星与格罗方德的工艺数字都经过不同程度的 " 美化 "。" 这些晶圆代工业者都想办法把数字弄得愈小愈好，" 葛罗布说。
他表示，结果是让业界 " 非常非常困扰。" 即使是高通内部的会议简报，都不能直接套用晶圆代工厂公告的技术数字，而必须经过换算。" 我们要问清楚，这个硅晶圆上到底可以放多少个逻辑电路？" 葛罗布说。
一位资深业者透露，联发科内部也有一套换算方式：台积电的 16 纳米等于英特尔的 20 纳米、10 纳米等于英特尔的 12 纳米。接下来未定，但看来 " 台积电的 7 纳米，比英特尔的 10 纳米要好一点，" 他说。
只不过几年以前，整个半导体业都跟着龙头英特尔的脚步亦步亦趋。为什么会变成现在这种 " 一个工艺，各自表述 " 的混乱场面？
一位前台积高阶主管，曾向媒体透露，始作俑者是三星，而时间点则是在整个产业导入全新的鳍式场效应晶体管（FinFET）时，约在 2、3 年前。
台积电最早采用 FinFET 的 16 纳米工艺，原本计划跟随英特尔，称为 20 纳米 FinFET。因为该工艺的电晶体最小线宽 ( half-pitch ) 与量产的前一代 20 纳米传统电晶体工艺差不多，只是换上全新的 FinFET 电晶体。
但客户向台积电主管反应，同样的工艺，三星已抢先命名为 "14 纳米 "。如果台积电真叫 "20 纳米 " 一定吃闷亏。
台积电从善如流，不久后改名，但只敢叫 16 纳米。" 我们至少有点良心，不敢（像三星）那样随便叫，" 这位前台积高层苦笑着。
命名惯例打乱之后，首先延伸出来的问题是，外行人很难搞得清楚，英特尔、台积电、三星这半导体三雄的技术竞赛，究竟谁输谁赢？
例如，英特尔原先预期将在今年秋天问世的 10 纳米工艺处理器，不久前宣布将会延后到 17 年的下半年推出。因此，量产时间极可能落后也将在同一年量产的台积电 "10 纳米 " 工艺。
当时部分媒体都以 " 台积电超车英特尔 " 大幅报导。但业内人士都心知肚明，其实，彼 "10 纳米 " 不等于此 "10 纳米 "，目前，台积电仍落后英特尔一个技术世代以上。
只不过，这个 " 台湾希望 " 正迎头赶上。" 过去英特尔对台积电有较大的技术领先，" 高通首席营运官戴瑞克说，" 我们认为这些差距正在缩小，而且还会持续缩小。"
http://app.myzaker.com/news/article.php?pk=579063bf1bc8e0d9640000022015 年 Intel、三星、台积电（TSMC）都号称已量产 16/14nm FinFET 工艺，下一个节点是明年的 10nm，而 10nm 之后的半导体制造工艺公认越来越复杂，难度越来越高，甚至可能让摩尔定律失效，需要厂商拿出更多投资研发新技术新材料。台积电在 FinFET 工艺量产上落后于 Intel、三星，不过他们在 10nm 及之后的工艺上很自信，2020 年就会量产 5nm 工艺，还会用上 EUV 光刻工艺。
而事实是怎么样的呢？
刚结束的台积电第二季新闻发布会，困扰业界、媒体多时的半导体工艺 " 魔术数字 " 问题，首度公开。业者透露，联发科内部有一套换算方式：台积电的十六纳米等于英特尔的二十纳米、十纳米等于英特尔的十二纳米……
7 月 14 日，台积电 2016 年第 2 季新闻发布会，以电话会议方式参加的美国分析师 Arete researchz 分析师 Brett Simpson，问了一个突兀的问题。他竟然要台积电共同首席执行官刘德音比较一下英特尔预计明年量产的十纳米工艺，与台积电两年后量产的七纳米工艺，性能特征上的差距。
" 你得去问我们的顾客，" 刘德音有点不快的说，" 我无法为他们回答。"
若是在几年前，不会出现这种提问。根据半导体业界遵循了 30 年的摩尔定律，7 纳米工艺领先 10 纳米一个技术世代，制出的电晶体缩小一半，效能、耗电等各项指标都会大幅超越 10 纳米。两者根本毫无比较的必要。
这位分析师的问题，首度将困扰业界、媒体多时的半导体工艺 " 魔术数字 " 问题，提到公开场合。他暗示，台积电尚未量产的 7 纳米与英特尔的 10 纳米工艺，属于同一个技术世代，因此可以相提并论。
若干台积电客户认同此说法。他们也指出，台积电目前量产的最尖端工艺──独吃苹果 A10 处理器的 16 纳米工艺，仅相当于英特尔的 20 纳米工艺。
不到一个月前，有记者当面询问台积电大客户、世界最大 IC 设计公司高通首席技术官葛罗布 ( Matt Grob ) 这个问题。他毫不迟疑的大声说 " 没错 ! ( YES ) "。
不只台积电，三星与格罗方德的工艺数字都经过不同程度的 " 美化 "。" 这些晶圆代工业者都想办法把数字弄得愈小愈好，" 葛罗布说。
他表示，结果是让业界 " 非常非常困扰。" 即使是高通内部的会议简报，都不能直接套用晶圆代工厂公告的技术数字，而必须经过换算。" 我们要问清楚，这个硅晶圆上到底可以放多少个逻辑电路？" 葛罗布说。
一位资深业者透露，联发科内部也有一套换算方式：台积电的 16 纳米等于英特尔的 20 纳米、10 纳米等于英特尔的 12 纳米。接下来未定，但看来 " 台积电的 7 纳米，比英特尔的 10 纳米要好一点，" 他说。
只不过几年以前，整个半导体业都跟着龙头英特尔的脚步亦步亦趋。为什么会变成现在这种 " 一个工艺，各自表述 " 的混乱场面？
一位前台积高阶主管，曾向媒体透露，始作俑者是三星，而时间点则是在整个产业导入全新的鳍式场效应晶体管（FinFET）时，约在 2、3 年前。
台积电最早采用 FinFET 的 16 纳米工艺，原本计划跟随英特尔，称为 20 纳米 FinFET。因为该工艺的电晶体最小线宽 ( half-pitch ) 与量产的前一代 20 纳米传统电晶体工艺差不多，只是换上全新的 FinFET 电晶体。
但客户向台积电主管反应，同样的工艺，三星已抢先命名为 "14 纳米 "。如果台积电真叫 "20 纳米 " 一定吃闷亏。
台积电从善如流，不久后改名，但只敢叫 16 纳米。" 我们至少有点良心，不敢（像三星）那样随便叫，" 这位前台积高层苦笑着。
命名惯例打乱之后，首先延伸出来的问题是，外行人很难搞得清楚，英特尔、台积电、三星这半导体三雄的技术竞赛，究竟谁输谁赢？
例如，英特尔原先预期将在今年秋天问世的 10 纳米工艺处理器，不久前宣布将会延后到 17 年的下半年推出。因此，量产时间极可能落后也将在同一年量产的台积电 "10 纳米 " 工艺。
当时部分媒体都以 " 台积电超车英特尔 " 大幅报导。但业内人士都心知肚明，其实，彼 "10 纳米 " 不等于此 "10 纳米 "，目前，台积电仍落后英特尔一个技术世代以上。
只不过，这个 " 台湾希望 " 正迎头赶上。" 过去英特尔对台积电有较大的技术领先，" 高通首席营运官戴瑞克说，" 我们认为这些差距正在缩小，而且还会持续缩小。"
http://app.myzaker.com/news/article.php?pk=579063bf1bc8e0d964000002
而事实是怎么样的呢？
刚结束的台积电第二季新闻发布会，困扰业界、媒体多时的半导体工艺 " 魔术数字 " 问题，首度公开。业者透露，联发科内部有一套换算方式：台积电的十六纳米等于英特尔的二十纳米、十纳米等于英特尔的十二纳米……
7 月 14 日，台积电 2016 年第 2 季新闻发布会，以电话会议方式参加的美国分析师 Arete researchz 分析师 Brett Simpson，问了一个突兀的问题。他竟然要台积电共同首席执行官刘德音比较一下英特尔预计明年量产的十纳米工艺，与台积电两年后量产的七纳米工艺，性能特征上的差距。
" 你得去问我们的顾客，" 刘德音有点不快的说，" 我无法为他们回答。"
若是在几年前，不会出现这种提问。根据半导体业界遵循了 30 年的摩尔定律，7 纳米工艺领先 10 纳米一个技术世代，制出的电晶体缩小一半，效能、耗电等各项指标都会大幅超越 10 纳米。两者根本毫无比较的必要。
这位分析师的问题，首度将困扰业界、媒体多时的半导体工艺 " 魔术数字 " 问题，提到公开场合。他暗示，台积电尚未量产的 7 纳米与英特尔的 10 纳米工艺，属于同一个技术世代，因此可以相提并论。
若干台积电客户认同此说法。他们也指出，台积电目前量产的最尖端工艺──独吃苹果 A10 处理器的 16 纳米工艺，仅相当于英特尔的 20 纳米工艺。
不到一个月前，有记者当面询问台积电大客户、世界最大 IC 设计公司高通首席技术官葛罗布 ( Matt Grob ) 这个问题。他毫不迟疑的大声说 " 没错 ! ( YES ) "。
不只台积电，三星与格罗方德的工艺数字都经过不同程度的 " 美化 "。" 这些晶圆代工业者都想办法把数字弄得愈小愈好，" 葛罗布说。
他表示，结果是让业界 " 非常非常困扰。" 即使是高通内部的会议简报，都不能直接套用晶圆代工厂公告的技术数字，而必须经过换算。" 我们要问清楚，这个硅晶圆上到底可以放多少个逻辑电路？" 葛罗布说。
一位资深业者透露，联发科内部也有一套换算方式：台积电的 16 纳米等于英特尔的 20 纳米、10 纳米等于英特尔的 12 纳米。接下来未定，但看来 " 台积电的 7 纳米，比英特尔的 10 纳米要好一点，" 他说。
只不过几年以前，整个半导体业都跟着龙头英特尔的脚步亦步亦趋。为什么会变成现在这种 " 一个工艺，各自表述 " 的混乱场面？
一位前台积高阶主管，曾向媒体透露，始作俑者是三星，而时间点则是在整个产业导入全新的鳍式场效应晶体管（FinFET）时，约在 2、3 年前。
台积电最早采用 FinFET 的 16 纳米工艺，原本计划跟随英特尔，称为 20 纳米 FinFET。因为该工艺的电晶体最小线宽 ( half-pitch ) 与量产的前一代 20 纳米传统电晶体工艺差不多，只是换上全新的 FinFET 电晶体。
但客户向台积电主管反应，同样的工艺，三星已抢先命名为 "14 纳米 "。如果台积电真叫 "20 纳米 " 一定吃闷亏。
台积电从善如流，不久后改名，但只敢叫 16 纳米。" 我们至少有点良心，不敢（像三星）那样随便叫，" 这位前台积高层苦笑着。
命名惯例打乱之后，首先延伸出来的问题是，外行人很难搞得清楚，英特尔、台积电、三星这半导体三雄的技术竞赛，究竟谁输谁赢？
例如，英特尔原先预期将在今年秋天问世的 10 纳米工艺处理器，不久前宣布将会延后到 17 年的下半年推出。因此，量产时间极可能落后也将在同一年量产的台积电 "10 纳米 " 工艺。
当时部分媒体都以 " 台积电超车英特尔 " 大幅报导。但业内人士都心知肚明，其实，彼 "10 纳米 " 不等于此 "10 纳米 "，目前，台积电仍落后英特尔一个技术世代以上。
只不过，这个 " 台湾希望 " 正迎头赶上。" 过去英特尔对台积电有较大的技术领先，" 高通首席营运官戴瑞克说，" 我们认为这些差距正在缩小，而且还会持续缩小。"
http://app.myzaker.com/news/article.php?pk=579063bf1bc8e0d9640000022015 年 Intel、三星、台积电（TSMC）都号称已量产 16/14nm FinFET 工艺，下一个节点是明年的 10nm，而 10nm 之后的半导体制造工艺公认越来越复杂，难度越来越高，甚至可能让摩尔定律失效，需要厂商拿出更多投资研发新技术新材料。台积电在 FinFET 工艺量产上落后于 Intel、三星，不过他们在 10nm 及之后的工艺上很自信，2020 年就会量产 5nm 工艺，还会用上 EUV 光刻工艺。
而事实是怎么样的呢？
刚结束的台积电第二季新闻发布会，困扰业界、媒体多时的半导体工艺 " 魔术数字 " 问题，首度公开。业者透露，联发科内部有一套换算方式：台积电的十六纳米等于英特尔的二十纳米、十纳米等于英特尔的十二纳米……
7 月 14 日，台积电 2016 年第 2 季新闻发布会，以电话会议方式参加的美国分析师 Arete researchz 分析师 Brett Simpson，问了一个突兀的问题。他竟然要台积电共同首席执行官刘德音比较一下英特尔预计明年量产的十纳米工艺，与台积电两年后量产的七纳米工艺，性能特征上的差距。
" 你得去问我们的顾客，" 刘德音有点不快的说，" 我无法为他们回答。"
若是在几年前，不会出现这种提问。根据半导体业界遵循了 30 年的摩尔定律，7 纳米工艺领先 10 纳米一个技术世代，制出的电晶体缩小一半，效能、耗电等各项指标都会大幅超越 10 纳米。两者根本毫无比较的必要。
这位分析师的问题，首度将困扰业界、媒体多时的半导体工艺 " 魔术数字 " 问题，提到公开场合。他暗示，台积电尚未量产的 7 纳米与英特尔的 10 纳米工艺，属于同一个技术世代，因此可以相提并论。
若干台积电客户认同此说法。他们也指出，台积电目前量产的最尖端工艺──独吃苹果 A10 处理器的 16 纳米工艺，仅相当于英特尔的 20 纳米工艺。
不到一个月前，有记者当面询问台积电大客户、世界最大 IC 设计公司高通首席技术官葛罗布 ( Matt Grob ) 这个问题。他毫不迟疑的大声说 " 没错 ! ( YES ) "。
不只台积电，三星与格罗方德的工艺数字都经过不同程度的 " 美化 "。" 这些晶圆代工业者都想办法把数字弄得愈小愈好，" 葛罗布说。
他表示，结果是让业界 " 非常非常困扰。" 即使是高通内部的会议简报，都不能直接套用晶圆代工厂公告的技术数字，而必须经过换算。" 我们要问清楚，这个硅晶圆上到底可以放多少个逻辑电路？" 葛罗布说。
一位资深业者透露，联发科内部也有一套换算方式：台积电的 16 纳米等于英特尔的 20 纳米、10 纳米等于英特尔的 12 纳米。接下来未定，但看来 " 台积电的 7 纳米，比英特尔的 10 纳米要好一点，" 他说。
只不过几年以前，整个半导体业都跟着龙头英特尔的脚步亦步亦趋。为什么会变成现在这种 " 一个工艺，各自表述 " 的混乱场面？
一位前台积高阶主管，曾向媒体透露，始作俑者是三星，而时间点则是在整个产业导入全新的鳍式场效应晶体管（FinFET）时，约在 2、3 年前。
台积电最早采用 FinFET 的 16 纳米工艺，原本计划跟随英特尔，称为 20 纳米 FinFET。因为该工艺的电晶体最小线宽 ( half-pitch ) 与量产的前一代 20 纳米传统电晶体工艺差不多，只是换上全新的 FinFET 电晶体。
但客户向台积电主管反应，同样的工艺，三星已抢先命名为 "14 纳米 "。如果台积电真叫 "20 纳米 " 一定吃闷亏。
台积电从善如流，不久后改名，但只敢叫 16 纳米。" 我们至少有点良心，不敢（像三星）那样随便叫，" 这位前台积高层苦笑着。
命名惯例打乱之后，首先延伸出来的问题是，外行人很难搞得清楚，英特尔、台积电、三星这半导体三雄的技术竞赛，究竟谁输谁赢？
例如，英特尔原先预期将在今年秋天问世的 10 纳米工艺处理器，不久前宣布将会延后到 17 年的下半年推出。因此，量产时间极可能落后也将在同一年量产的台积电 "10 纳米 " 工艺。
当时部分媒体都以 " 台积电超车英特尔 " 大幅报导。但业内人士都心知肚明，其实，彼 "10 纳米 " 不等于此 "10 纳米 "，目前，台积电仍落后英特尔一个技术世代以上。
只不过，这个 " 台湾希望 " 正迎头赶上。" 过去英特尔对台积电有较大的技术领先，" 高通首席营运官戴瑞克说，" 我们认为这些差距正在缩小，而且还会持续缩小。"
http://app.myzaker.com/news/article.php?pk=579063bf1bc8e0d964000002
谁家的软文啊，错误太多……
谁家的软文啊，错误太多……
链接有，小白表示看不懂！求科普…
链接有，小白表示看不懂！求科普…
极速飞行 发表于 2016-7-23 16:50
链接有，小白表示看不懂！求科普…
现在说多少纳米工艺，并不是说实际有这个尺寸的线。说穿了就是一个名称代号，代表后面一大堆工艺指标的集合。
看正式的路标图，Intel根本就没有20nm和12nm这两个工艺节点存在，不知道小编是从哪里找指标和TSMC比较的。感觉就是道听途说加上脑补拼了这么一篇文章出来。
极速飞行 发表于 2016-7-23 16:50
链接有，小白表示看不懂！求科普…
现在说多少纳米工艺，并不是说实际有这个尺寸的线。说穿了就是一个名称代号，代表后面一大堆工艺指标的集合。
看正式的路标图，Intel根本就没有20nm和12nm这两个工艺节点存在，不知道小编是从哪里找指标和TSMC比较的。感觉就是道听途说加上脑补拼了这么一篇文章出来。
成套工艺，胡乱命名；
具体能够放多少晶体管，要客户细问厂家。
具体能够放多少晶体管，要客户细问厂家。
去年有专业文章介绍，附有显微镜下三家工艺线宽对比图，intel优于三星优于台积电，台积电的16nm 工艺晶体管线宽和其20nm的是一样的
去年有专业文章介绍，附有显微镜下三家工艺线宽对比图，intel优于三星优于台积电，台积电的16nm 工艺晶体管线宽和其20nm的是一样的
台积电16nm、三星/GF 14nm的栅极间距分别是90nm、78nm，前者只相当于Intel 22nm的水平，后者也略弱一些，而内部互联最小间距则都是64nm，相比于Intel大了23％。
这个早不是秘密，就像 台积电的28nm 实际上还不如intel 32nm一样，业内人都知道，没有人会搞混的
这个早不是秘密，就像 台积电的28nm 实际上还不如intel 32nm一样，业内人都知道，没有人会搞混的
发个技术普及贴，还审核了
风雨江城 发表于 2016-7-23 21:43
去年有专业文章介绍，附有显微镜下三家工艺线宽对比图，intel优于三星优于台积电，台积电的16nm 工艺晶体管 ...
别忘了，Intel的22nm还是单次曝光，TSMC的20nm已经是两次曝光。
所以22nm和20nm还是可以算同一代技术，只不过一个只有FinFET（功耗低，晶体管速度快），一个只有两次曝光（密度高）。
14nm和16nm应该算同一代，都是同时用了FinFET和两次曝光技术。对比各自前一代，Intel密度增加明显，TSMC功耗下降明显。从总体性能来说，Intel的14nm比TSMC的16FF性能要好不少，但和16FF+差距就不大，大约5%级别。用起来根据应用场景不同选不同参数各有优劣。
受限于光刻机，这几家在10nm其实都差不多。所有的区别都只是不同应用场景优化的问题。
去年有专业文章介绍，附有显微镜下三家工艺线宽对比图，intel优于三星优于台积电，台积电的16nm 工艺晶体管 ...
别忘了，Intel的22nm还是单次曝光，TSMC的20nm已经是两次曝光。
所以22nm和20nm还是可以算同一代技术，只不过一个只有FinFET（功耗低，晶体管速度快），一个只有两次曝光（密度高）。
14nm和16nm应该算同一代，都是同时用了FinFET和两次曝光技术。对比各自前一代，Intel密度增加明显，TSMC功耗下降明显。从总体性能来说，Intel的14nm比TSMC的16FF性能要好不少，但和16FF+差距就不大，大约5%级别。用起来根据应用场景不同选不同参数各有优劣。
受限于光刻机，这几家在10nm其实都差不多。所有的区别都只是不同应用场景优化的问题。
s_49d63513b72c4022b3d0b1bae64ac6cb.jpg (289.03 KB, 下载次数: 0)
下载附件 保存到相册
hillsboro 发表于 2016-7-23 23:53
这个是Intel典型的marketing PPT
只把自己和 台积电 16FF / 三星 14LPE 比，好体现优势。但实际上 台积电发货的是16FF+，三星发货的是14LPP。
这个是Intel典型的marketing PPT
只把自己和 台积电 16FF / 三星 14LPE 比，好体现优势。但实际上 台积电发货的是16FF+，三星发货的是14LPP。
intel据说代工其他家的东西烂的一逼。
台积电的16nm ff+工艺貌似比功耗三星的14nm好很多（30%）。
台积电的16nm ff+工艺貌似比功耗三星的14nm好很多（30%）。
cninfi 发表于 2016-7-24 00:20
intel据说代工其他家的东西烂的一逼。
台积电的16nm ff+工艺貌似比功耗三星的14nm好很多（30%）。
三星的14LPP应该也还可以了。
16FF+ 比 14LPE 好不少，这是毫无疑问的。台积电的16FF也很烂。只不过台积电掉头比三星快点。
intel据说代工其他家的东西烂的一逼。
台积电的16nm ff+工艺貌似比功耗三星的14nm好很多（30%）。
三星的14LPP应该也还可以了。
16FF+ 比 14LPE 好不少，这是毫无疑问的。台积电的16FF也很烂。只不过台积电掉头比三星快点。
intel据说代工其他家的东西烂的一逼。
台积电的16nm ff+工艺貌似比功耗三星的14nm好很多（30%）。
据谁谁呀？
台积电的16nm ff+工艺貌似比功耗三星的14nm好很多（30%）。
据谁谁呀？
沒有什麼好懷疑的，台積電一堆大客戶都曾經向三星投單，但是結果除了高通外，全部乖乖回頭找台積電，三星報價還低台積電至少１～２成，你認為那些客戶為何回去找台積電？三星能搞定高通是因為相關技術(ARM的CPU)三星本來就很熟悉。之前又幫蘋果代工CPU多年，自然駕輕就熟。台積電和三星同時幫蘋果生產A9處理器，結果三星在功耗和性能全輸。
沒有什麼好懷疑的，台積電一堆大客戶都曾經向三星投單，但是結果除了高通外，全部乖乖回頭找台積電，三星報價還低台積電至少１～２成，你認為那些客戶為何回去找台積電？三星能搞定高通是因為相關技術(ARM的CPU)三星本來就很熟悉。之前又幫蘋果代工CPU多年，自然駕輕就熟。台積電和三星同時幫蘋果生產A9處理器，結果三星在功耗和性能全輸。
水果派派88 发表于 2016-7-23 23:48
别忘了，Intel的22nm还是单次曝光，TSMC的20nm已经是两次曝光。
所以22nm和20nm还是可以算同一代技术， ...
16nmFF+与14nmHP参数差距远不是5%，而是20%-30%左右，与14nmFF的参数总体差距在8%左右，如图Linley Group 与Techinsights 实际分析的结果
别忘了，Intel的22nm还是单次曝光，TSMC的20nm已经是两次曝光。
所以22nm和20nm还是可以算同一代技术， ...
16nmFF+与14nmHP参数差距远不是5%，而是20%-30%左右，与14nmFF的参数总体差距在8%左右，如图Linley Group 与Techinsights 实际分析的结果
台积电的10nm相当于Intel的14nm。
风雨江城 发表于 2016-7-26 08:54
16nmFF+与14nmHP参数差距远不是5%，而是20%-30%左右，与14nmFF的参数总体差距在8%左右，如图Linley Group ...
你这个表仅仅是考虑密度，没有考虑制程性能（同电压下晶体管翻转速度，静态漏电流之类）。
除了这两项，讲总体性能还要考虑不同设计规则造成的影响。
比方说，同样A9芯片，你这个表里看上去三星要比TSMC好很多，但实际表现正好相反。另外Intel的设计规则与库和另两家有很大不同，你也不能说用Intel工艺做个A9芯片就能做到75平方毫米。
16nmFF+与14nmHP参数差距远不是5%，而是20%-30%左右，与14nmFF的参数总体差距在8%左右，如图Linley Group ...
你这个表仅仅是考虑密度，没有考虑制程性能（同电压下晶体管翻转速度，静态漏电流之类）。
除了这两项，讲总体性能还要考虑不同设计规则造成的影响。
比方说，同样A9芯片，你这个表里看上去三星要比TSMC好很多，但实际表现正好相反。另外Intel的设计规则与库和另两家有很大不同，你也不能说用Intel工艺做个A9芯片就能做到75平方毫米。