超级军网EUV光刻——进展与挑战
来源：百度文库 编辑：超级军网 时间：2024/05/02 18:13:58
2010-05-13 09:24:32 来源: 中关村在线
一、前景光明的EUV极端远紫外光刻
随着光刻技术的进步，在157nm之后人们称之为下一代光刻技术（NGL）。其中EUV是最有前途的方法之一，也是今天我们讨论的主角。EUV技术最明显的特点是曝光波长一下子降到13.5nm，在如此短波长的光源下，几乎所有物质都有很强的吸收性，所以不能使用传统的穿透式光学系统，而要改用反射式的光学系统，但是反射式光学系统难以设计成大的NA，造成分辨率无法提高。
EUV光刻技术正在飞速发展
EUV技术还有些其它优点，如可通用KrF曝光中的光刻胶以及由于短波长，不需要使用OPC（光邻近效应的图形补偿）技术等，大大降低了掩模成本。
EUV技术的主要挑战如下：
美国Cymer公司从1997年起就开始EUV光源的研制，目前的技术路线有三种：第一种源自Cymer的高密度等离子体激光器；第二种是放电型等离子体激光器（DPP）；第三种是基于激光产生等离子体（LPP）技术。为实现芯片批量生产需要高功率的激光器，同时又是降低EUV光刻机的关键。目前EUV光源的功率己可达10W，试验样机的要求是30W，而真正满足批量生产要求是100W。
在EUV光刻技术中，由于掩模是采用反射式（通常都是穿透式），所以掩模的制作十分困难。一般采用80层堆叠的Mo/Si薄膜，每一个Mo（钼）层与Si（硅）层的厚度分别为2.8nm及4.0nm。而且要求每层必须绝对平滑，误差只容许一个原子大小，所以如何制作多层涂布低缺陷的掩模仍是个大挑战。目前认为在掩模上的颗粒尺寸在50nm时就无法接受，所以通常要采用掩模修正技术，如离子铣，或者用电子束在局部区域加热气化修正多余的图形等。另外涉及到掩模的储存、运输及操作也非常困难。
从EUV辐射的残骸可能破坏EUV系统的光学镜片，作为近期目标，镜片的寿命至少要几个月。业界为了EUV，即下一代光刻技术付出了许多努力，如美国的EUVLLC、欧洲的EU41C、日本的ASET及EUVA等公司。
2010-05-13 09:24:32 来源: 中关村在线
一、前景光明的EUV极端远紫外光刻
随着光刻技术的进步，在157nm之后人们称之为下一代光刻技术（NGL）。其中EUV是最有前途的方法之一，也是今天我们讨论的主角。EUV技术最明显的特点是曝光波长一下子降到13.5nm，在如此短波长的光源下，几乎所有物质都有很强的吸收性，所以不能使用传统的穿透式光学系统，而要改用反射式的光学系统，但是反射式光学系统难以设计成大的NA，造成分辨率无法提高。
EUV光刻技术正在飞速发展
EUV技术还有些其它优点，如可通用KrF曝光中的光刻胶以及由于短波长，不需要使用OPC（光邻近效应的图形补偿）技术等，大大降低了掩模成本。
EUV技术的主要挑战如下：
美国Cymer公司从1997年起就开始EUV光源的研制，目前的技术路线有三种：第一种源自Cymer的高密度等离子体激光器；第二种是放电型等离子体激光器（DPP）；第三种是基于激光产生等离子体（LPP）技术。为实现芯片批量生产需要高功率的激光器，同时又是降低EUV光刻机的关键。目前EUV光源的功率己可达10W，试验样机的要求是30W，而真正满足批量生产要求是100W。
在EUV光刻技术中，由于掩模是采用反射式（通常都是穿透式），所以掩模的制作十分困难。一般采用80层堆叠的Mo/Si薄膜，每一个Mo（钼）层与Si（硅）层的厚度分别为2.8nm及4.0nm。而且要求每层必须绝对平滑，误差只容许一个原子大小，所以如何制作多层涂布低缺陷的掩模仍是个大挑战。目前认为在掩模上的颗粒尺寸在50nm时就无法接受，所以通常要采用掩模修正技术，如离子铣，或者用电子束在局部区域加热气化修正多余的图形等。另外涉及到掩模的储存、运输及操作也非常困难。
从EUV辐射的残骸可能破坏EUV系统的光学镜片，作为近期目标，镜片的寿命至少要几个月。业界为了EUV，即下一代光刻技术付出了许多努力，如美国的EUVLLC、欧洲的EU41C、日本的ASET及EUVA等公司。
二、EUV技术原理浅析
为了继续缩小线宽，扩大芯片容量，人们一直在开发新的集成电路生产技术。如：X射线接近式光刻、电子束投影光刻、离子柬投影光刻和软X射线投影光刻等。为了强调软X射线投影光刻与现有光刻的连续性，现在普遍称其为“极紫外投影光刻”。极紫外投影光刻EUV的几个关键技术已经突破，最有希望成为下一代集成电路的生产技术。它采用13nm的工作波长，理论上适用于线宽22nm以下的集成电路生产。
EUV是目前距实用话最近的一种深亚微米的光刻技术。他仍然采用前面提到的分步投影光刻系统，只是改变光源的波长，即采用波长更短的远紫外线。目前已经采用248nm、193nm的准分子激光光刻出0.18um的细线条，在采用近程校正、移相掩膜等新技术后可达到0.15um。波长为157nm的准分子激光光刻技术也将近期投入应用。如果采用波长为13nm的EUV，则可得到0.1um的细条。采用的EUV进行光刻的主要难点是很难找到合适的制作掩膜版的材料和光学系统。
Intel巨资开发的Intel’s Micro Exposure Tool（MET）
关于EUV理论上的探讨和初步的实验在 80年代中期就有学者做过相关工作。但一直到90年代末期，芯片工艺的飞速发展以及微缩过程中所遇到的种种难题才使得工业界产生了紧迫感。而且集成电路发展的过程也清楚地显示，如果不对当前的芯片工艺做大刀阔斧的改进，尽快地推出EUV工艺，摩尔定律甚至整个芯片工业都将面临前所未有的危机。
IMEC开发的EUV alpha demonstration tool
1997年由Intel、AMD、Micron、Motorola、SVGL、USAL、ASML组成极紫外有限公司（EUVLLC）和在加州的三个国家实验室成立。
EUV系统主要由四部分构成：
极端紫外光源
反射投影系统
光刻模板（mask）
能够用于极端紫外的光刻涂层（photo-resist）
EUV光刻技术原理
无论是哪个部分，传统的光刻工艺都无用武之地，需要重新设计。
极端紫外光源非常难设计，现有的激光器在极端紫外光谱输出功率低，无法达到光刻所需的能量要求。而让问题变得更复杂的是，极端紫外光会被绝大多数的材料吸收，包括空气，传统的光刻透射投影设备等。
为了继续缩小线宽，扩大芯片容量，人们一直在开发新的集成电路生产技术。如：X射线接近式光刻、电子束投影光刻、离子柬投影光刻和软X射线投影光刻等。为了强调软X射线投影光刻与现有光刻的连续性，现在普遍称其为“极紫外投影光刻”。极紫外投影光刻EUV的几个关键技术已经突破，最有希望成为下一代集成电路的生产技术。它采用13nm的工作波长，理论上适用于线宽22nm以下的集成电路生产。
EUV是目前距实用话最近的一种深亚微米的光刻技术。他仍然采用前面提到的分步投影光刻系统，只是改变光源的波长，即采用波长更短的远紫外线。目前已经采用248nm、193nm的准分子激光光刻出0.18um的细线条，在采用近程校正、移相掩膜等新技术后可达到0.15um。波长为157nm的准分子激光光刻技术也将近期投入应用。如果采用波长为13nm的EUV，则可得到0.1um的细条。采用的EUV进行光刻的主要难点是很难找到合适的制作掩膜版的材料和光学系统。
Intel巨资开发的Intel’s Micro Exposure Tool（MET）
关于EUV理论上的探讨和初步的实验在 80年代中期就有学者做过相关工作。但一直到90年代末期，芯片工艺的飞速发展以及微缩过程中所遇到的种种难题才使得工业界产生了紧迫感。而且集成电路发展的过程也清楚地显示，如果不对当前的芯片工艺做大刀阔斧的改进，尽快地推出EUV工艺，摩尔定律甚至整个芯片工业都将面临前所未有的危机。
IMEC开发的EUV alpha demonstration tool
1997年由Intel、AMD、Micron、Motorola、SVGL、USAL、ASML组成极紫外有限公司（EUVLLC）和在加州的三个国家实验室成立。
EUV系统主要由四部分构成：
极端紫外光源
反射投影系统
光刻模板（mask）
能够用于极端紫外的光刻涂层（photo-resist）
EUV光刻技术原理
无论是哪个部分，传统的光刻工艺都无用武之地，需要重新设计。
极端紫外光源非常难设计，现有的激光器在极端紫外光谱输出功率低，无法达到光刻所需的能量要求。而让问题变得更复杂的是，极端紫外光会被绝大多数的材料吸收，包括空气，传统的光刻透射投影设备等。
三、EUV技术目前的定位困境
由于193nm沉浸式工艺的延伸性非常强，同时EUV技术耗资巨大进展缓慢。现在各家厂商对于EUV光刻目前的应用，基本上可以用绝望来形容，但是对于这项技术未来的前景，所有开发商都从未放弃。EUV的问题到现在都还没找到合适的快速稳定性变的光溶胶，找不到合适的光溶胶，刻深和侵蚀速率就没办法控制。
EUV技术所需要的掩膜
各家厂商都清楚，半导体工艺向往下刻，使用EUV技术是必须的。而且EUV技术也能通过液相折射来降低波长，因为所有折射都可以降低波长，也就是说EUV技术可以有效拓展工艺深度。但是现在困扰光刻胶的问题不是波长，而是频率，光的能量不够，就没办法诱发反应。波长越短，频率越高，光的能量正比于频率，反比于波长。但是因为频率过高，传统的光溶胶直接就被打穿了。现在材料学，固体物理和凝聚态物理已经从全部方向上开始制约半导体工艺的发展了。
在45nm工艺的蚀刻方面，EUV技术已经展现出一些特点
所以现在EVU技术要突破，从外部支持来讲，要换光溶胶，但是合适的一直没找到。而从EUV技术自身来讲，同时尽可能的想办法降低输出能量。
Intel和IBM还有AMD都已经用EVU蚀刻出一些图案，问题是不是光刻出图案就可以了，影响刻蚀质量的因素除了边缘稳定性，还有刻深。
EUV（极紫外线光刻技术）是下一代光刻技术（<32nm节点的光刻技术）。它是采用波长为13.4nm的软x射线进行光刻的技术。英特尔、IBM是EUV光刻技术的积极支持者，ASML、尼康、佳能是EUV光刻机的开发商。根据2007年得到的资料，ASML已研制出2台试用型EUV光刻机供32nnl工艺研发用，不作生产用，设备名称AlphaDemoTool（ADT），价格6500万美元。一台给美国纽约州Albang大学纳米科学与工程学院（CSNE），另一台给比利时IMEC微电子中心。
近年来，EUV光刻技术研究成果与战绩：
1、2004年9月日本EUV光刻系统开发协会表示，正在瞄准CO2激光光源，它可降低激光成本20％。该协会正在研究2种光源，一是成本较高的激光产生的等离子，在中等聚焦下，消耗3.1W功率。若添加一个调压放大器，将YAG激光功率从现在的1.3 kW提高到1.5 kW，最终达4 kW 目标；二是存在碎片问题的放电产生等离子。
2、2005年德国xfreme Tech公司开发出800W EUV光源，2010年可达1000W。
3、2006年9月欧洲Focus GmH、Bielefeld大学和Maine大学联合推出用于EUV光刻机的光致电子显微镜，它对芯片不产生破坏作用，测量精度可达20nm特征尺寸。它是欧洲委员会资助EUV开发More Moor项目，为期3年（2004~2006年），投资2325万欧元。
台积电公司订购ASML公司极紫外光刻系统Twinscan NXE3100
4、2006年12月ASML以2.7亿美元收购半导体设计晶圆制造技术商Brion Tech公司，后者致力于计算光刻市场，包括设计验证、刻线增强技术和光学矫正等。
目前EUV光刻技术存在的问题：
造价太高，高达6500万美元，比193nm ArF浸没式光刻机贵；
未找到合适的光源；
没有无缺陷的掩模；
未研发出合适的光刻胶；
人力资源缺乏；
不能用于22nm工艺早期开发工作。
虽然目前EUV光刻技术还存在不少问题，但业界并未对它判处“死刑”，但是Intel和IBM之前的表态，充分表明193 nm ArF浸没式光刻技术将成为32nm/22nm工艺的主流光刻技术，EUV要想发挥实力还得等待时机。
三、EUV技术目前的定位困境
由于193nm沉浸式工艺的延伸性非常强，同时EUV技术耗资巨大进展缓慢。现在各家厂商对于EUV光刻目前的应用，基本上可以用绝望来形容，但是对于这项技术未来的前景，所有开发商都从未放弃。EUV的问题到现在都还没找到合适的快速稳定性变的光溶胶，找不到合适的光溶胶，刻深和侵蚀速率就没办法控制。
EUV技术所需要的掩膜
各家厂商都清楚，半导体工艺向往下刻，使用EUV技术是必须的。而且EUV技术也能通过液相折射来降低波长，因为所有折射都可以降低波长，也就是说EUV技术可以有效拓展工艺深度。但是现在困扰光刻胶的问题不是波长，而是频率，光的能量不够，就没办法诱发反应。波长越短，频率越高，光的能量正比于频率，反比于波长。但是因为频率过高，传统的光溶胶直接就被打穿了。现在材料学，固体物理和凝聚态物理已经从全部方向上开始制约半导体工艺的发展了。
在45nm工艺的蚀刻方面，EUV技术已经展现出一些特点
所以现在EVU技术要突破，从外部支持来讲，要换光溶胶，但是合适的一直没找到。而从EUV技术自身来讲，同时尽可能的想办法降低输出能量。
Intel和IBM还有AMD都已经用EVU蚀刻出一些图案，问题是不是光刻出图案就可以了，影响刻蚀质量的因素除了边缘稳定性，还有刻深。
EUV（极紫外线光刻技术）是下一代光刻技术（<32nm节点的光刻技术）。它是采用波长为13.4nm的软x射线进行光刻的技术。英特尔、IBM是EUV光刻技术的积极支持者，ASML、尼康、佳能是EUV光刻机的开发商。根据2007年得到的资料，ASML已研制出2台试用型EUV光刻机供32nnl工艺研发用，不作生产用，设备名称AlphaDemoTool（ADT），价格6500万美元。一台给美国纽约州Albang大学纳米科学与工程学院（CSNE），另一台给比利时IMEC微电子中心。
近年来，EUV光刻技术研究成果与战绩：
1、2004年9月日本EUV光刻系统开发协会表示，正在瞄准CO2激光光源，它可降低激光成本20％。该协会正在研究2种光源，一是成本较高的激光产生的等离子，在中等聚焦下，消耗3.1W功率。若添加一个调压放大器，将YAG激光功率从现在的1.3 kW提高到1.5 kW，最终达4 kW 目标；二是存在碎片问题的放电产生等离子。
2、2005年德国xfreme Tech公司开发出800W EUV光源，2010年可达1000W。
3、2006年9月欧洲Focus GmH、Bielefeld大学和Maine大学联合推出用于EUV光刻机的光致电子显微镜，它对芯片不产生破坏作用，测量精度可达20nm特征尺寸。它是欧洲委员会资助EUV开发More Moor项目，为期3年（2004~2006年），投资2325万欧元。
台积电公司订购ASML公司极紫外光刻系统Twinscan NXE3100
4、2006年12月ASML以2.7亿美元收购半导体设计晶圆制造技术商Brion Tech公司，后者致力于计算光刻市场，包括设计验证、刻线增强技术和光学矫正等。
目前EUV光刻技术存在的问题：
造价太高，高达6500万美元，比193nm ArF浸没式光刻机贵；
未找到合适的光源；
没有无缺陷的掩模；
未研发出合适的光刻胶；
人力资源缺乏；
不能用于22nm工艺早期开发工作。
虽然目前EUV光刻技术还存在不少问题，但业界并未对它判处“死刑”，但是Intel和IBM之前的表态，充分表明193 nm ArF浸没式光刻技术将成为32nm/22nm工艺的主流光刻技术，EUV要想发挥实力还得等待时机。
四、EUV技术对掩膜版的要求
EUV与现有光刻技术的主要区别，在于极紫外投影光刻系统使用了反射式掩模。反射式掩模采用坚固的背支撑结构，可以有效地防止由装校应力以及热应力产生的变形；透射式掩模则因为其对工作光束的强烈吸收与热应力变形之间的矛盾不能协调解决而无法在13 nm 光刻技术中得到应用。
多层膜技术的巨大进步使得反射式掩模成为可能，但掩模中引入了多层膜之后，相应地带来了诸如多层膜均匀性、多层膜缺陷等技术难题。由于入射光在掩模表面反射，EUV系统对掩模基底的面形和缺陷都有了更严格的要求。
EUV系统对掩模基底的要求（文献扫描图片）
通过EUV技术的艰难前行我们可以体会到光刻技术的发展并非光刻机一枝独秀即可，其它环节的互相配合与优化，如光刻胶和掩膜版等，才能使EUV尽早投入量产。尽管EUV使用的曝光波长比ArF光刻缩小了10倍以上，但是EUV波段的光极易被各种光学材料吸收也是不争的事实，全新的掩膜版技术开发如箭在弦上。
由于采用透射曝光时掩膜版会吸收EUV光线，其光强将被大幅削弱。因此，相对于目前的投影式光学系统而言，EUV掩膜版将采用反射技术，而非透射技术。要使EUV顺利进入量产，无缺陷的掩膜是必不可少的。如何解决掩膜版表面多层抗反射膜的无缺陷问题成为关键。EUV掩膜版的制作一般是采用多层堆叠的Mo/Si薄膜，每一Mo层与Si层都必须足够平滑，误差容许范围为一个原子大小。如果掩膜上存在大颗粒时，通常需要采用掩膜修正技术进行处理。 另外，掩膜版还涉及到储存、运输等难题。
EUV系统对掩模缺陷率的要求
研究表明，EUV掩膜缺陷密度应为18nm节点0.003defects/cm2，最新的数据认为，最终量产时的目标达到0.01defects/cm2即可。但如今的EUV掩膜缺陷仍高达1defect/cm2，任务非常艰巨。要使检测机台的水平满足芯片制造的要求，EUV光源的亮度而非能量，仍需大幅改善。这是因为EUV光刻机的NA非常小，测量机台只能覆盖光源较小的一部分，高能量光源对于测量机台来说太大太昂贵。在这一点上，LPP光源更小更亮，较DPP更有优势。
极紫外投影光刻反射式掩模技术的难点在于掩模白板的制备，包括缺陷数控制以及无缺陷多层膜制备。根据掩模图形成型方法的不同，其制备方法主要分为：离子束直接刻蚀法、离子注入法、Liftoff法、吸收层干刻法。吸收层干刻法不仅在工艺上切实可行，而且有利于缺陷的检测和修补，是最为理想的掩模制作方法。
EUV与现有光刻技术的主要区别，在于极紫外投影光刻系统使用了反射式掩模。反射式掩模采用坚固的背支撑结构，可以有效地防止由装校应力以及热应力产生的变形；透射式掩模则因为其对工作光束的强烈吸收与热应力变形之间的矛盾不能协调解决而无法在13 nm 光刻技术中得到应用。
多层膜技术的巨大进步使得反射式掩模成为可能，但掩模中引入了多层膜之后，相应地带来了诸如多层膜均匀性、多层膜缺陷等技术难题。由于入射光在掩模表面反射，EUV系统对掩模基底的面形和缺陷都有了更严格的要求。
EUV系统对掩模基底的要求（文献扫描图片）
通过EUV技术的艰难前行我们可以体会到光刻技术的发展并非光刻机一枝独秀即可，其它环节的互相配合与优化，如光刻胶和掩膜版等，才能使EUV尽早投入量产。尽管EUV使用的曝光波长比ArF光刻缩小了10倍以上，但是EUV波段的光极易被各种光学材料吸收也是不争的事实，全新的掩膜版技术开发如箭在弦上。
由于采用透射曝光时掩膜版会吸收EUV光线，其光强将被大幅削弱。因此，相对于目前的投影式光学系统而言，EUV掩膜版将采用反射技术，而非透射技术。要使EUV顺利进入量产，无缺陷的掩膜是必不可少的。如何解决掩膜版表面多层抗反射膜的无缺陷问题成为关键。EUV掩膜版的制作一般是采用多层堆叠的Mo/Si薄膜，每一Mo层与Si层都必须足够平滑，误差容许范围为一个原子大小。如果掩膜上存在大颗粒时，通常需要采用掩膜修正技术进行处理。 另外，掩膜版还涉及到储存、运输等难题。
EUV系统对掩模缺陷率的要求
研究表明，EUV掩膜缺陷密度应为18nm节点0.003defects/cm2，最新的数据认为，最终量产时的目标达到0.01defects/cm2即可。但如今的EUV掩膜缺陷仍高达1defect/cm2，任务非常艰巨。要使检测机台的水平满足芯片制造的要求，EUV光源的亮度而非能量，仍需大幅改善。这是因为EUV光刻机的NA非常小，测量机台只能覆盖光源较小的一部分，高能量光源对于测量机台来说太大太昂贵。在这一点上，LPP光源更小更亮，较DPP更有优势。
极紫外投影光刻反射式掩模技术的难点在于掩模白板的制备，包括缺陷数控制以及无缺陷多层膜制备。根据掩模图形成型方法的不同，其制备方法主要分为：离子束直接刻蚀法、离子注入法、Liftoff法、吸收层干刻法。吸收层干刻法不仅在工艺上切实可行，而且有利于缺陷的检测和修补，是最为理想的掩模制作方法。
五、IBM对于EUV的态度和布局
IBM公司近日宣布了其光刻技术战略，表示将把其193nm沉浸式光刻缩小到22纳米节点，以实现大量生产。换个角度看来，由于超紫外线（EUV）光刻技术还不能用于22nm节点逻辑的早期开发工作，该技术将在22nm工艺中再次被抛弃。
这对于EUV技术的拥护者来说无疑是个不好的征兆，他们本希望能在2009年将EUV这种下一代光刻技术应用于32节点中。另外，这一事件还对EUV是否已经就位，或者说它的可用性提出了更多疑问，它本来就已经由于人力资源、光刻胶等重要因素的缺乏而举步维艰了。
造价高昂的EUV光刻系统
而且，一套EUV工具的价格可能高达4000万到6000万美元。 业界希望EUV工具能够帮助其尽快进入量产，但这一技术还未完全成熟。IBM公司著名工程师、光刻技术开发总监George Gomba表示：IBM也一直在开发EUV、沉浸式、直写等下一代光刻技术（NGL）。在它位于纽约州East Fishkill的领先的300纳米工厂里，IBM公司已经采用了来自ASML Holding NV公司的193nm光学扫描仪。
业界普遍认为IBM将继续和这家荷兰公司合作。IBM没有就其合作厂商发表评论。 Gomba表示，IBM目前正采用“干式”193纳米沉浸式光刻工具生产65节点逻辑芯片。接下来，IBM将把193nm光刻扩展到45nm节点（65nm半间距）。在该节点上，IBM将采用一个193nm的沉浸式扫描仪和据称由ASML公司提供的1.2的数字孔径。
在45nm节点之后，IBM还将把193nm沉浸式光刻扩展到32纳米节点（45纳米半间距）。在这一节点上，IBM将试用单图形和双图形工艺，并采用一个带有1.35 NA透镜的扫描器。令人意外的是，IBM还表示将在2011年将沉浸式光刻缩放至22nm节点。IBM认为193nm沉浸式光刻是能够满足22节点的2年周期和要求的唯一方案。
有专家表示，目前的193nm沉浸式光刻折射率为1.4，还只能以40纳米工艺生产。为了突破这一障碍，IBM将运用一个采用了双图形技术的先进的193nm沉浸式扫描器，以及分辨率增强技术和OPC。Gomba指出：“我们在试用各种不同的双图形工艺。”
至于EUV技术，IBM认为这项技术还不能用于22nm的早期开发工作。IBM希望EUV能接近22纳米节点，但这一技术要到2009年才能最终成熟。迄今为止，ASML公司已经销售了两款相当早期的“试用型” EUV工具，一个提供给了IMEC公司，另一个给了Albany Nanotech公司。这家荷兰公司将给三星提供一款“预生产”型EUV设备，并可能给英特尔也提供一套。尼康和佳能也在开发EUV。
五、IBM对于EUV的态度和布局
IBM公司近日宣布了其光刻技术战略，表示将把其193nm沉浸式光刻缩小到22纳米节点，以实现大量生产。换个角度看来，由于超紫外线（EUV）光刻技术还不能用于22nm节点逻辑的早期开发工作，该技术将在22nm工艺中再次被抛弃。
这对于EUV技术的拥护者来说无疑是个不好的征兆，他们本希望能在2009年将EUV这种下一代光刻技术应用于32节点中。另外，这一事件还对EUV是否已经就位，或者说它的可用性提出了更多疑问，它本来就已经由于人力资源、光刻胶等重要因素的缺乏而举步维艰了。
造价高昂的EUV光刻系统
而且，一套EUV工具的价格可能高达4000万到6000万美元。 业界希望EUV工具能够帮助其尽快进入量产，但这一技术还未完全成熟。IBM公司著名工程师、光刻技术开发总监George Gomba表示：IBM也一直在开发EUV、沉浸式、直写等下一代光刻技术（NGL）。在它位于纽约州East Fishkill的领先的300纳米工厂里，IBM公司已经采用了来自ASML Holding NV公司的193nm光学扫描仪。
业界普遍认为IBM将继续和这家荷兰公司合作。IBM没有就其合作厂商发表评论。 Gomba表示，IBM目前正采用“干式”193纳米沉浸式光刻工具生产65节点逻辑芯片。接下来，IBM将把193nm光刻扩展到45nm节点（65nm半间距）。在该节点上，IBM将采用一个193nm的沉浸式扫描仪和据称由ASML公司提供的1.2的数字孔径。
在45nm节点之后，IBM还将把193nm沉浸式光刻扩展到32纳米节点（45纳米半间距）。在这一节点上，IBM将试用单图形和双图形工艺，并采用一个带有1.35 NA透镜的扫描器。令人意外的是，IBM还表示将在2011年将沉浸式光刻缩放至22nm节点。IBM认为193nm沉浸式光刻是能够满足22节点的2年周期和要求的唯一方案。
有专家表示，目前的193nm沉浸式光刻折射率为1.4，还只能以40纳米工艺生产。为了突破这一障碍，IBM将运用一个采用了双图形技术的先进的193nm沉浸式扫描器，以及分辨率增强技术和OPC。Gomba指出：“我们在试用各种不同的双图形工艺。”
至于EUV技术，IBM认为这项技术还不能用于22nm的早期开发工作。IBM希望EUV能接近22纳米节点，但这一技术要到2009年才能最终成熟。迄今为止，ASML公司已经销售了两款相当早期的“试用型” EUV工具，一个提供给了IMEC公司，另一个给了Albany Nanotech公司。这家荷兰公司将给三星提供一款“预生产”型EUV设备，并可能给英特尔也提供一套。尼康和佳能也在开发EUV。
六、Intel欲将193nm沉浸式光刻技术延用
在LithoVision2010大会上，Intel公司公布了其未来几年的光刻技术发展计划，按这份惊人的计划显示，Intel计划将 193nm波长沉浸式光刻技术延用至11nm制程节点，这表明他们再次后延了其极紫外光刻(EUV)技术的启用日期。
根据会上Intel展示的光刻技术发展路线图显示，目前Intel 45nm制程工艺中使用的仍是193nm干式光刻技术，而32nm制程工艺则使用的是193nm沉浸式光刻技术，沉浸式光刻工具方面，Intel从去年开始便独家使用尼康公司的193nm沉浸式光刻机制造32nm制程产品。此前曾有传言称台积电最近也购买了尼康公司的193nm沉浸式光刻设备，不过双方后来矢口否认了这一传言。
过去Intel曾计划在22nm制程节点转向EUV技术，并计划明年开始采用这种技术。不过据Intel负责高级光刻技术的高管Yan Borodovsky表示，Intel目前还没有做好在22/15nm制程节点引入EUV技术的准备。他并表示Intel将在22nm制程节点继续使用193nm沉浸式光刻技术。
EUV技术在Intel的实战中取得成果
Intel还在会上表示他们有能力将193nm沉浸式光刻技术延用至15nm制程节点，也就是说这项技术的寿命可望延续到2013年左右，Borodovsky并认为，按照目前的情况看来，193nm沉浸式光刻+pitch division的工艺组合才是实现15nm制程产品量产的“唯一选择”。
不过他表示,在15nm节点制程处，Intel将“首先采用EUV技术进行试产，假如届时无掩模技术已经成熟，那么我们还会采用这种技术进行试产。”
在接下来的11nm制程节点中，Intel仍有计划想在五重掩模技术（five mask）的配合下继续延用193nm沉浸式光刻技术，Borodovsky称：“193nm沉浸式光刻技术应可在五重掩模技术的配合下满足11nm制程的要求。”
据Intel表示，11nm制程节点上该公司的光刻技术将采用多种光刻工艺互补混搭的策略，将193nm沉浸式光刻技术与EUV,无掩模光刻（maskless）等技术混合在一起来满足11nm制程的需求。
目前还不清楚Intel最终会采用EUV或无掩模光刻技术中的哪一种，Intel表示留给EUV技术最终成熟的时间点是在2011/2012年前；而留给无掩模技术的时间点则是在2012年以前。而其EUV领域的主要竞争对手三星公司将EUV技术投入实用的时间点也同样定在了2012年前。
在LithoVision2010大会上，Intel公司公布了其未来几年的光刻技术发展计划，按这份惊人的计划显示，Intel计划将 193nm波长沉浸式光刻技术延用至11nm制程节点，这表明他们再次后延了其极紫外光刻(EUV)技术的启用日期。
根据会上Intel展示的光刻技术发展路线图显示，目前Intel 45nm制程工艺中使用的仍是193nm干式光刻技术，而32nm制程工艺则使用的是193nm沉浸式光刻技术，沉浸式光刻工具方面，Intel从去年开始便独家使用尼康公司的193nm沉浸式光刻机制造32nm制程产品。此前曾有传言称台积电最近也购买了尼康公司的193nm沉浸式光刻设备，不过双方后来矢口否认了这一传言。
过去Intel曾计划在22nm制程节点转向EUV技术，并计划明年开始采用这种技术。不过据Intel负责高级光刻技术的高管Yan Borodovsky表示，Intel目前还没有做好在22/15nm制程节点引入EUV技术的准备。他并表示Intel将在22nm制程节点继续使用193nm沉浸式光刻技术。
EUV技术在Intel的实战中取得成果
Intel还在会上表示他们有能力将193nm沉浸式光刻技术延用至15nm制程节点，也就是说这项技术的寿命可望延续到2013年左右，Borodovsky并认为，按照目前的情况看来，193nm沉浸式光刻+pitch division的工艺组合才是实现15nm制程产品量产的“唯一选择”。
不过他表示,在15nm节点制程处，Intel将“首先采用EUV技术进行试产，假如届时无掩模技术已经成熟，那么我们还会采用这种技术进行试产。”
在接下来的11nm制程节点中，Intel仍有计划想在五重掩模技术（five mask）的配合下继续延用193nm沉浸式光刻技术，Borodovsky称：“193nm沉浸式光刻技术应可在五重掩模技术的配合下满足11nm制程的要求。”
据Intel表示，11nm制程节点上该公司的光刻技术将采用多种光刻工艺互补混搭的策略，将193nm沉浸式光刻技术与EUV,无掩模光刻（maskless）等技术混合在一起来满足11nm制程的需求。
目前还不清楚Intel最终会采用EUV或无掩模光刻技术中的哪一种，Intel表示留给EUV技术最终成熟的时间点是在2011/2012年前；而留给无掩模技术的时间点则是在2012年以前。而其EUV领域的主要竞争对手三星公司将EUV技术投入实用的时间点也同样定在了2012年前。
七、EUV、450mm晶圆和TSV技术都将延迟
根据IC insights公司的数据，看起来几个正在显现的重要的IC制造技术都将延迟，包括450mm晶圆和远紫外（EUV）光刻技术。根据分析，450mm晶圆厂量产可能要比预期的时间晚两年，要等到2015年或2016年。而EUV将会错过16nm节点，因此要等到2015年的13nm节点才能引入。
450mm晶圆技术正在推进
另一个技术，基于硅穿孔（TSV）的3D器件还处于萌芽期并“过高估计”了，IC insight分析师Trevor Yancey表示。对于TSV的3D器件的吹嘘太多了，但在基板、测试和成本方面，还有很多问题需要解决。
一些人认为TSV要进入主流应用还需要更长的时间。换句话来说，能帮助延续摩尔定律的三个技术——450mm，EUV和TSV——目前还是谈论多于实际。
TSV与多项技术结合应用
450mm技术转移的延迟并不奇怪。IC insights公司主席Bill McClean在一个活动上表示：“经济不景气让450mm技术变得无关紧要。”
根据报道，英特尔，台积电和三星正在分别推进45mm“原型”工厂在2012年的到来。这几家公司在寻找在32nm节点上的45mm“演示”工具和22nm上的“导入工具”。有人认为450mm工厂不会出现，他们认为研发费用太高了。没有人清楚谁会为工具和研发费用买单。
在前不久的半导体产业策略座谈会（ISS）上，有谣言说450mm技术已经延迟了，据说要等到15nm节点才会有导入工具。有人推测，经济衰退，加上工具供应商的支持不足，是导致延迟的原因之一。
美国纽约州政府计划援建450mm晶圆研发中心
450mm量产工厂不会再2014年之前出现，Yancey表示。他认为450mm更可能出现的时间是“2015年或2016年”。Yancey同时相信量产工厂采用EUV也将迟于新的目标日期，预期是2013年的16nm逻辑节点。有可能EUV会支持第二代的16nm器件，但看起来这也不会发生。
EUV技术目前的蚀刻成果
更有可能的情况是EUV在2015年的13nm逻辑节点上进入量产工厂，他表示。基于先前的考虑，还有功率源、光刻胶和掩膜等问题需要解决。
英特尔和Sematech公司的警告日前再一次响起。芯片制造协会日前警告资金短缺和掩膜检测问题将影响EUV光刻的实施。三星也发出了这样的警告。-E-
根据IC insights公司的数据，看起来几个正在显现的重要的IC制造技术都将延迟，包括450mm晶圆和远紫外（EUV）光刻技术。根据分析，450mm晶圆厂量产可能要比预期的时间晚两年，要等到2015年或2016年。而EUV将会错过16nm节点，因此要等到2015年的13nm节点才能引入。
450mm晶圆技术正在推进
另一个技术，基于硅穿孔（TSV）的3D器件还处于萌芽期并“过高估计”了，IC insight分析师Trevor Yancey表示。对于TSV的3D器件的吹嘘太多了，但在基板、测试和成本方面，还有很多问题需要解决。
一些人认为TSV要进入主流应用还需要更长的时间。换句话来说，能帮助延续摩尔定律的三个技术——450mm，EUV和TSV——目前还是谈论多于实际。
TSV与多项技术结合应用
450mm技术转移的延迟并不奇怪。IC insights公司主席Bill McClean在一个活动上表示：“经济不景气让450mm技术变得无关紧要。”
根据报道，英特尔，台积电和三星正在分别推进45mm“原型”工厂在2012年的到来。这几家公司在寻找在32nm节点上的45mm“演示”工具和22nm上的“导入工具”。有人认为450mm工厂不会出现，他们认为研发费用太高了。没有人清楚谁会为工具和研发费用买单。
在前不久的半导体产业策略座谈会（ISS）上，有谣言说450mm技术已经延迟了，据说要等到15nm节点才会有导入工具。有人推测，经济衰退，加上工具供应商的支持不足，是导致延迟的原因之一。
美国纽约州政府计划援建450mm晶圆研发中心
450mm量产工厂不会再2014年之前出现，Yancey表示。他认为450mm更可能出现的时间是“2015年或2016年”。Yancey同时相信量产工厂采用EUV也将迟于新的目标日期，预期是2013年的16nm逻辑节点。有可能EUV会支持第二代的16nm器件，但看起来这也不会发生。
EUV技术目前的蚀刻成果
更有可能的情况是EUV在2015年的13nm逻辑节点上进入量产工厂，他表示。基于先前的考虑，还有功率源、光刻胶和掩膜等问题需要解决。
英特尔和Sematech公司的警告日前再一次响起。芯片制造协会日前警告资金短缺和掩膜检测问题将影响EUV光刻的实施。三星也发出了这样的警告。-E-
谢谢
谢谢
不错，这样的文章应该多搞点，谢谢LZ
中国估计还刚开始搞，起步就晚了10多年左右。
4 5 0 毫米晶圆有望 2 0 1 8 年 量产
极紫外光刻紧随
半导体制造设备供应 商荷兰 A S M L 最近披露
说 ， 他们将按计划在 2 0 1 5 年提供 4 5 0 毫米 晶圆制造
设备 的原型 ， I n t e l 、三星电子 、台积 电等预计将在
2 0 1 8年实现 4 5 0毫米 晶圆的商业性量产 ，与此同
时 ， 极紫外 ( E U V) 光刻设备也进展顺利 ， 将在今年
交付两套新的系统。
A S M L 在一份声明中称 ： “ 在客户合作投资项 目
的支持下 ， 我们 已经完成 了用于极紫外 、 沉浸式光刻
的 4 5 0 毫米架构 的概念设计 ， 将在 2 0 1 5 年交货原
型 ， 并兼容 2 0 1 8 年 的量产 ， 当然如果整个产业来得
及的话。”
I n t e l 在今年初展示了全球第 一块完整 印刷 的
4 5 0 毫米晶圆， 跨过了 里程碑式的一步 ， 并随后宣布将
投资 2 0 亿美元对俄勒冈州 D I X F a b 工厂进行扩建 ，
预计 2 0 1 5 年可建成并安装 4 5 0 毫米晶圆生产设备。
历史上每次扩大晶圆尺寸都会将可用面积增加
3 0 — 4 0 ％， 芯片成本也有相应的降低 ， 3 0 0 毫米过渡
到 4 5 0 毫米 同样如此 ，所以为了使用更先进的制造
工艺和极紫外光刻技术 ， 4 5 0 毫米晶圆势在必行 ， 但
随着尺寸的增大 ， 晶圆制造的难度也是指数级增长 ，
因此 4 5 0 毫米晶圆提了 很多年 了， 但至今仍然没能
投 入实 用 。
此前 ， I n t e l 、 台积电 、 三星 电子 曾分 别 向 A S M L
投资多达 4 1 亿美元、 1 4 亿美元 、 9 ． 7 亿美元 ， 共同推
进其加速研发 4 5 0 毫米晶圆和极 紫外光刻技术 ， 受
到刺激 的 A S M L 随后耗资 2 5 亿美元收购 了关键的
光学技术提供商 C y m e r ， 加快极紫外光刻进展。 ( 来
自 C S I A)
极紫外光刻紧随
半导体制造设备供应 商荷兰 A S M L 最近披露
说 ， 他们将按计划在 2 0 1 5 年提供 4 5 0 毫米 晶圆制造
设备 的原型 ， I n t e l 、三星电子 、台积 电等预计将在
2 0 1 8年实现 4 5 0毫米 晶圆的商业性量产 ，与此同
时 ， 极紫外 ( E U V) 光刻设备也进展顺利 ， 将在今年
交付两套新的系统。
A S M L 在一份声明中称 ： “ 在客户合作投资项 目
的支持下 ， 我们 已经完成 了用于极紫外 、 沉浸式光刻
的 4 5 0 毫米架构 的概念设计 ， 将在 2 0 1 5 年交货原
型 ， 并兼容 2 0 1 8 年 的量产 ， 当然如果整个产业来得
及的话。”
I n t e l 在今年初展示了全球第 一块完整 印刷 的
4 5 0 毫米晶圆， 跨过了 里程碑式的一步 ， 并随后宣布将
投资 2 0 亿美元对俄勒冈州 D I X F a b 工厂进行扩建 ，
预计 2 0 1 5 年可建成并安装 4 5 0 毫米晶圆生产设备。
历史上每次扩大晶圆尺寸都会将可用面积增加
3 0 — 4 0 ％， 芯片成本也有相应的降低 ， 3 0 0 毫米过渡
到 4 5 0 毫米 同样如此 ，所以为了使用更先进的制造
工艺和极紫外光刻技术 ， 4 5 0 毫米晶圆势在必行 ， 但
随着尺寸的增大 ， 晶圆制造的难度也是指数级增长 ，
因此 4 5 0 毫米晶圆提了 很多年 了， 但至今仍然没能
投 入实 用 。
此前 ， I n t e l 、 台积电 、 三星 电子 曾分 别 向 A S M L
投资多达 4 1 亿美元、 1 4 亿美元 、 9 ． 7 亿美元 ， 共同推
进其加速研发 4 5 0 毫米晶圆和极 紫外光刻技术 ， 受
到刺激 的 A S M L 随后耗资 2 5 亿美元收购 了关键的
光学技术提供商 C y m e r ， 加快极紫外光刻进展。 ( 来
自 C S I A)