超级军网国防科大微电子与微处理器研究所公开的军用586cpu和dsp ...
来源：百度文库 编辑：超级军网 时间：2024/04/28 00:08:19
国防科学技术大学计算机学院微电子与微处理器研究所.是总装备部电子信息基础部的专业定点研制、生产单位。主要围绕军用微处理器类芯片和嵌入式系统设计开展研究，系统地掌握了微处理器芯片技术、VLSI设计与验证.集成电路计算机辅助设计与测试、嵌入式系统与Soc设计等核心技术，在数字信号处理器(DSP)的研究与芯片设计方面处于国内前列。
建立了先进的微处理器和VLSI设计环境，先后成功研制了30多种以飞腾CPU和DSP为代表的高性能数字信号处理器、嵌入式微处理器系列军品级芯片，为国家和军队现代化建设发挥了重要作用。获国家科技进步二等奖2项，军队科技进步一、二等奖7项。
本所1999年通过了IS09001和GJB9001A-2001质，管理体系认证，形成了一整套完善，有效指导产品研发及生产的质保体系和大纲，所有军品芯片均按照军品B/B1级标准设计、生产、封装、测试，经过国内权威部门的严格检验考核，确保研制产品的质量，等级.满足用户的要求。
产品范围：
通用微处理器:航空处理器、桌面处理器、嵌入式处理器
.数字信号处理器:高性能DSP、低功耗DSP
.IP核:经过严格测试和验证的银河飞腾系列IP核.可授权用户在Soc设计中选用
.设计与开发服务:在集成电路、SOC、嵌入式系统、应用软件等方面.提供设计.开发、服务
国防科学技术大学计算机学院微电子与微处理器研究所.是总装备部电子信息基础部的专业定点研制、生产单位。主要围绕军用微处理器类芯片和嵌入式系统设计开展研究，系统地掌握了微处理器芯片技术、VLSI设计与验证.集成电路计算机辅助设计与测试、嵌入式系统与Soc设计等核心技术，在数字信号处理器(DSP)的研究与芯片设计方面处于国内前列。
建立了先进的微处理器和VLSI设计环境，先后成功研制了30多种以飞腾CPU和DSP为代表的高性能数字信号处理器、嵌入式微处理器系列军品级芯片，为国家和军队现代化建设发挥了重要作用。获国家科技进步二等奖2项，军队科技进步一、二等奖7项。
本所1999年通过了IS09001和GJB9001A-2001质，管理体系认证，形成了一整套完善，有效指导产品研发及生产的质保体系和大纲，所有军品芯片均按照军品B/B1级标准设计、生产、封装、测试，经过国内权威部门的严格检验考核，确保研制产品的质量，等级.满足用户的要求。
产品范围：
通用微处理器:航空处理器、桌面处理器、嵌入式处理器
.数字信号处理器:高性能DSP、低功耗DSP
.IP核:经过严格测试和验证的银河飞腾系列IP核.可授权用户在Soc设计中选用
.设计与开发服务:在集成电路、SOC、嵌入式系统、应用软件等方面.提供设计.开发、服务
586cpu
586cpu
不知是否军用手机和IP电视电话
不知是否军用手机和IP电视电话
586？什么时候用的
现在太古老了吧，够用么
现在太古老了吧，够用么
130nm工艺，晶体管73.9M,带PCIE接口的四核DSP
130nm工艺，晶体管73.9M,带PCIE接口的四核DSP
smokinglog 发表于 2010-1-20 14:00 
哈勃望远镜也就是用了个486
勒克莱尔就用了个8086就号称装甲计算机
哈勃望远镜也就是用了个486
勒克莱尔就用了个8086就号称装甲计算机
好像军用级陶瓷封装黄金引脚的dsp银河飞腾C5410 ,不知是否TI的军品级5410对我国禁运
好像军用级陶瓷封装黄金引脚的dsp银河飞腾C5410 ,不知是否TI的军品级5410对我国禁运
好像也是仿制TI的C31军用dsp
好像也是仿制TI的C31军用dsp
金灿灿,好多黄金啊
看不清型号的dsp
看不清型号的dsp
看不清型号的dsp之二
看不清型号的dsp之二
搞点回家烧点黄金用用咔~
不知是否DSP&CPU测试设备
不知是否DSP&CPU测试设备
一个上面要用多少黄金阿，想办法去拆M1A2的黄金引脚去
和计算所现在做的航天级的比，代差2代了，是可以公开了。
pcie接口，计算所好像还未完全搞定吧，国防科大早就搞定了。
smokinglog 发表于 2010-1-20 14:00
现在有公司生产1G主频的486
现在有公司生产1G主频的486
x86+dsp, 该用的都够用了吧，老大解毒一下
ak2009 发表于 2010-1-20 17:30
控制用基本够了。
控制用基本够了。
控制用基本够了。
shthug 发表于 2010-1-20 17:31
现在航天用的是什么级别的处理器，可靠性优先还是性能优先, legacy vs COTS
:handshake 博士老大是做HPC相关软件么, 有空发个云计算在军事领域的应用专题
控制用基本够了。
shthug 发表于 2010-1-20 17:31
现在航天用的是什么级别的处理器，可靠性优先还是性能优先, legacy vs COTS
:handshake 博士老大是做HPC相关软件么, 有空发个云计算在军事领域的应用专题
shthug 发表于 2010-1-20 17:28
那请问486最高是多少？
那请问486最高是多少？
顶下国防科大，干实事的
为何用黄金引脚、陶瓷封装？
回复 24# 青之六
导电性能好，陶瓷散热好
话说读书的时候同学厂里面一个人的老婆一天突然带了金戒指，单位马上开始查，结果发现其老公有段时间都会多领金，分量不是生产用量，最后的结果就是坐牢了
导电性能好，陶瓷散热好
话说读书的时候同学厂里面一个人的老婆一天突然带了金戒指，单位马上开始查，结果发现其老公有段时间都会多领金，分量不是生产用量，最后的结果就是坐牢了
黄金稳定，在任何使用环境中都不易变质，这样可以保持良好的接触与可焊性，镀银虽电阻率低，但银在一些腐蚀性气体下会迅速氧化（并不是指与氧气化合）使导电性能迅速下降，从而导致接触不良，另外银还有扩散效应，所以在军用设备的印刷电路板上严禁镀银。一般镀金厚度为3.5um，加厚的为7um，军用一般12um-15um 用于列车中的防水航空插头,是镀金引脚,要价45元,而相同规格的普通插头只要3元，军用航空电连接器DB9的，每套350元
回复 24# 青之六
应对复杂气候环境，比如潮湿，盐雾，霉菌，高温，低温。
另外，金脚陶瓷封装好收拾，污染后好收拾容易焊接，银的污染后不大好收拾。
应对复杂气候环境，比如潮湿，盐雾，霉菌，高温，低温。
另外，金脚陶瓷封装好收拾，污染后好收拾容易焊接，银的污染后不大好收拾。
电子封装基片材料的种类很多， 常用基片主要分为塑料封装基片、金属封装基片和陶瓷封装基片3大类。在 目前及以后 相当长的时期里， 塑料封装都会是电子封装的主要形式， 现阶段环氧塑封料封装占整个封装行业的 9 7%以上 。但塑料封装材料通常热导率不高、 可靠性不好， 在要求较高的场合并不适用； 金属封装材料热导率高， 但一般热膨胀系数不匹配，而且价格较高； 陶瓷封装虽然不是主要的封装形式， 但其作为一种气密性封装， 热导率较高， 是一种综合性能较好的封装方式。在一些 要求气密性封装及高热导率的场合， 陶瓷封装基片是合适的选 择。
陶瓷基片是电子封装中常用的一种基片材料， 与塑料基片和金属基片相比，优点在于 ：
( 1 ) 绝缘性能好， 可靠性高；
( 2 ) 介电系数较小 ， 高频性能好；
( 3 ) 机械强度高， 能经受热冲击实验和温度循环后不产生损伤；
(4 ) 热膨胀系数小， 热导率高；
( 5) 气密性 好， 化学性能稳定， 对电子系统起到较强的保护作用。
因而它适用于航空、航天和军事工程的高可靠、高频、 耐高温、气密性强 的产品封装。超小型片式电子元器件在移动通信、 计算机、 家用 电器和汽车电子等领域有广泛应用， 而其载体材料也常采用电子封装陶瓷基片。
陶瓷基片是电子封装中常用的一种基片材料， 与塑料基片和金属基片相比，优点在于 ：
( 1 ) 绝缘性能好， 可靠性高；
( 2 ) 介电系数较小 ， 高频性能好；
( 3 ) 机械强度高， 能经受热冲击实验和温度循环后不产生损伤；
(4 ) 热膨胀系数小， 热导率高；
( 5) 气密性 好， 化学性能稳定， 对电子系统起到较强的保护作用。
因而它适用于航空、航天和军事工程的高可靠、高频、 耐高温、气密性强 的产品封装。超小型片式电子元器件在移动通信、 计算机、 家用 电器和汽车电子等领域有广泛应用， 而其载体材料也常采用电子封装陶瓷基片。
国防科大研制的八核心的X处理器
本课题是X处理器的I/O系统设计的一部分。X处理器是一款面向多事务流处理和高性能计算的通用8核处理器。为了满足多核框架下大量I/O访问需求，X处理器采用SOC设计，直接在芯片上集成了PCIE硬核，图1-9给出了X处理器的总体框图。L2存储体是由8个子存储体组合，每个CPU核一个子存储体。CrosBar是一个交叉开关网络，它实现CPU核与L2存储体以及存储管理单元之间数据交互。PCI Express接口部件（PCIE Interface Unit，PIU）主要功能是，在主机与PCI Express核之间起着桥接功能，相当于PCI Express协议中Root Complex ，它接收来自于PCI Express核的报文并将其转换为CPU命令或者MMU命令，或者将CPU命令和MMU命令转换为PCIE报文发往PCIE核，再由PCIE核将该报文转发给相应的I/O设备。PCIE核则负责根据PCIE协议处理所接收到来自于PCIE接口部件的报文，或者将来自于I/O设备中断和响应转换为正确的PCIE报文发送给题需要研究与解决的问题就是为该处理器设计硬件辅助I/O虚拟化系统。由于X处理器的I/O系统是基于PCIE总线，因此X处理器的硬件辅助I/O虚拟化设计就是针对PCIE接口部件的虚拟化设计
本课题是X处理器的I/O系统设计的一部分。X处理器是一款面向多事务流处理和高性能计算的通用8核处理器。为了满足多核框架下大量I/O访问需求，X处理器采用SOC设计，直接在芯片上集成了PCIE硬核，图1-9给出了X处理器的总体框图。L2存储体是由8个子存储体组合，每个CPU核一个子存储体。CrosBar是一个交叉开关网络，它实现CPU核与L2存储体以及存储管理单元之间数据交互。PCI Express接口部件（PCIE Interface Unit，PIU）主要功能是，在主机与PCI Express核之间起着桥接功能，相当于PCI Express协议中Root Complex ，它接收来自于PCI Express核的报文并将其转换为CPU命令或者MMU命令，或者将CPU命令和MMU命令转换为PCIE报文发往PCIE核，再由PCIE核将该报文转发给相应的I/O设备。PCIE核则负责根据PCIE协议处理所接收到来自于PCIE接口部件的报文，或者将来自于I/O设备中断和响应转换为正确的PCIE报文发送给题需要研究与解决的问题就是为该处理器设计硬件辅助I/O虚拟化系统。由于X处理器的I/O系统是基于PCIE总线，因此X处理器的硬件辅助I/O虚拟化设计就是针对PCIE接口部件的虚拟化设计
双核X处理器应该已经研制出来了
基于X微处理器结构的对称双处理系统设计
多处理器系统能并行执行给定的工作负载，以得到较之单处理器更优的系统性能。对称双处理器系统是普遍的多处理器组织方式之一，它由两个相同或类似的处理器组成，以总线或某种开关陈列互连成一个计算机系统。 本课题针对X微处理器核心设计了支持对称双处理系统的相关结构以实现双X微处理器系统。设计主要解决了双处理模式下公共系统总线的分时享用、双处理器的Cache一致性和中断处理等问题，本文的主要工作包括： ·采用分布仲裁方式，设计了总线仲裁模块对两个处理器对公共总线的使用进行仲裁，解决了两个竞争者争用总线资源时的选择问题； ·设计采用基于硬件的监听机制，通过总线互连来维护对称双处理系统中两个处理器的Cache一致性； ·采用高级可编程中断控制器(APIC)处理中断，设计了双处理器启动时的Boot-up协议； ·结合已有的验证平台，构建了基于对称双处理结构的验证环境，对设计实现的几种双处理模式下的重要机制的正确性予以充分的模拟验证。 本课题基于对称双处理结构针对X微处理器核心设计和实现的总线仲裁机制、Cache一致性机制和基于APIC的中断机制均已在X86系列32位CISC高性能通用微处理器——X微处理器中成功使用。
基于X微处理器结构的对称双处理系统设计
多处理器系统能并行执行给定的工作负载，以得到较之单处理器更优的系统性能。对称双处理器系统是普遍的多处理器组织方式之一，它由两个相同或类似的处理器组成，以总线或某种开关陈列互连成一个计算机系统。 本课题针对X微处理器核心设计了支持对称双处理系统的相关结构以实现双X微处理器系统。设计主要解决了双处理模式下公共系统总线的分时享用、双处理器的Cache一致性和中断处理等问题，本文的主要工作包括： ·采用分布仲裁方式，设计了总线仲裁模块对两个处理器对公共总线的使用进行仲裁，解决了两个竞争者争用总线资源时的选择问题； ·设计采用基于硬件的监听机制，通过总线互连来维护对称双处理系统中两个处理器的Cache一致性； ·采用高级可编程中断控制器(APIC)处理中断，设计了双处理器启动时的Boot-up协议； ·结合已有的验证平台，构建了基于对称双处理结构的验证环境，对设计实现的几种双处理模式下的重要机制的正确性予以充分的模拟验证。 本课题基于对称双处理结构针对X微处理器核心设计和实现的总线仲裁机制、Cache一致性机制和基于APIC的中断机制均已在X86系列32位CISC高性能通用微处理器——X微处理器中成功使用。
X处理器应该兼容x86
X处理器兼容90年代中后期国际上主流的微处理器，体系结构集成国际上主流的CISC和RISC体系结构技术。“X通用微处理器的研制”项目的主要目标是完成一个与主流微处理器兼容的高性能通用CPU芯片的设计及相关的系统开发，形成具有自主知识产权的CPU技术。“X处理器指令控制部件关键技术的研究、设计与验证”课题是该项目下的一个子课题，是项目的重要组成部分.本课题主要对X指令控制部件进行研究设计，尤其是指令长度的计算、两条指令的分离、分支预测等关键技术的研究与设计.减少流水停顿、提高了流水线的执行效率，总体提升了X处理器整体性能.
通过对课题的研究，掌握了高性能通用CPU芯片的基本体系结构、逻辑和物理设计技术，深入理解了指令控制部件的具体执行流程，进一步提高了集成电路的设计水平，为下一阶段集成电路的设计打下坚实的基础。
x通用微处理器设计是基于当前流行的处理器结构，包含了多种处理器的特征技术，主要包括以下几个方面:双发射超标量结构:动态分支预测:支持多媒体指令扩展技术;流水线浮点部件;独立的指令C二he和数据Cache:64位的数据总线支持多种操作周期;执行跟踪:性能监控;TEEE 1149.1边界扫描:虚模式扩展。
处理器采用的指令集决定处理器的体系架构。x通用微处理器是基于x86的Cisc指令集，其指令系统介绍如下:
x通用微处理器有三种指令格式:8位数据l地址指令;16位数据l地址指令和16132位可选的数据地址指令.。
X处理器兼容90年代中后期国际上主流的微处理器，体系结构集成国际上主流的CISC和RISC体系结构技术。“X通用微处理器的研制”项目的主要目标是完成一个与主流微处理器兼容的高性能通用CPU芯片的设计及相关的系统开发，形成具有自主知识产权的CPU技术。“X处理器指令控制部件关键技术的研究、设计与验证”课题是该项目下的一个子课题，是项目的重要组成部分.本课题主要对X指令控制部件进行研究设计，尤其是指令长度的计算、两条指令的分离、分支预测等关键技术的研究与设计.减少流水停顿、提高了流水线的执行效率，总体提升了X处理器整体性能.
通过对课题的研究，掌握了高性能通用CPU芯片的基本体系结构、逻辑和物理设计技术，深入理解了指令控制部件的具体执行流程，进一步提高了集成电路的设计水平，为下一阶段集成电路的设计打下坚实的基础。
x通用微处理器设计是基于当前流行的处理器结构，包含了多种处理器的特征技术，主要包括以下几个方面:双发射超标量结构:动态分支预测:支持多媒体指令扩展技术;流水线浮点部件;独立的指令C二he和数据Cache:64位的数据总线支持多种操作周期;执行跟踪:性能监控;TEEE 1149.1边界扫描:虚模式扩展。
处理器采用的指令集决定处理器的体系架构。x通用微处理器是基于x86的Cisc指令集，其指令系统介绍如下:
x通用微处理器有三种指令格式:8位数据l地址指令;16位数据l地址指令和16132位可选的数据地址指令.。
好啊，不吹牛。喜欢干实事的，哪怕性能低些
hswz？？？？huweiwu自己？？
陶瓷封装 黄金引脚 军用的就是不差钱
转贴个旧闻：（节选）
航天时代公司771所
http://www.cxyfz.com.cn/zuizhongye.asp?newsID=13484
作者：通讯员 来源：《中国航天报》 发布时间：2008-10-16
秋高气爽，好事双连。
在中国人民成功举办体坛盛会之后，又一提升民族自尊心的大事——神舟七号载人航天飞行圆满成功。它翻开了我国航天历史的崭新一页，实现了空间技术水平里程碑意义的重大飞跃。
在神舟七号载人航天飞行航天员、飞船、火箭控制、伴飞小卫星及地面设备分系统中，航天时代公司771所配套研制生产了计算机、地面设备、配套软件及集成电路产品。其中配套研制生产的计算机及电子部件产品有40个品种190台套，配套软件有16种，集成电路产品有31品种40个批次1528只。
在计算机及电子部件产品中，模样、初样产品68台套，正样产品122台套，45台产品参加了神舟七号载人航天飞行任务。其中，在航天员系统航天服分系统中，771所研制了生理信号放大器、数管设备、报警信号发生器及生理背心等产品。在航天员系统舱载医监分系统中，771所研制了舱载医监设备主机，生理信号测试盒，成员组生理模拟器及个人冲击着陆测量仪等产品。在伴飞小卫星系统中，771所研制了小卫星星载计算机。在飞船系统中，771所研制了脐带数据处理器、环控数据处理器、GNCC计算机及CTUl中央处理单元等产品。在火箭控制系统中，771所研制了箭载计算机、故障检测处理器、逃逸程序控制器及平台切换装置等产品。在地面设备中，771所共研制环控数据处理应用软件测试平台，航天服电器综合测试设备，逃逸程序控制器单元测试系统及平台切换装置单元测试系统等产品。在软件产品中，771所研制了环控数据处理装置底层软件、数管分系统中央处理单元系统软件、箭载计算机监控软件及舱载医监设备测试软件等产品。
近年来，771所发挥三大专业融合的独特技术优势研制成功了第一台国产化SIP计算机，成功研制了以高速1553总线、LS—V8高性能CPU、高速同步串行处理器、高速图像处理器为代表的SoC系统集成技术的嵌入式系统及计算机，并应用于工程实践。
另一篇旧闻：
中国第一套以 MCM 为基础工艺的全国产化的三维 SIP 弹载计算机系列 LS-SIP 计算机（ LS-SIP （ 8086 ） /LS-SIP （ 80386 ） /LS-SIP （ C32 ）） 返回
国产化嵌入式计算机在 2002 年由 771 所率先启动， 2005 年 4 月完成我国第一款国产化 LS-8086-SIP 计算机， 2005 年 12 月分别又实现了我国第一款国产化三层 3D LS-386-SiP 计算机和我国第一款国产化两层 3D LS-C32-SIP 计算机，该三款计算机在 2006 年 9 月 18 日通过部级鉴定。得到专家和与会者的一致好评。
771 所在 SiP 综合设计技术和高密度组装工艺的基础上通过国产元器件供应链的探索以及综合集成的 ASIC 研究，在我国第一次真正意义上实现了全国产化的计算机产品，为禁运停产威胁的解决作出了重大贡献；通过嵌入式计算机系统设计及 MCM 工艺技术合理应用完成了 SiP 计算机综合设计，能够结合空间计算机的设计实践，有效地、合理地实现了集成化设计，大幅度减少了使用元器件的数量，使得实现 SiP 组装成为可能，首次在我国实现了空间计算机系统的超小型化、 SiP 模块化，突破了空间计算机的国产化、超小型、超轻化技术；突破了基于陶瓷基板的高密度 SiP 组装技术，在陶瓷基板上首次采用阵列光耦集成封装工艺；突破了大腔体管壳散热技术和多层互连技术。解决了非 KGD 器件 SiP 组装的测试问题，在本次研究中开展分步分层的测试方法研究，已成功地实现了从多层基板到整个 SiP 系统的测试任务。较好地解决了具有多个大规模裸芯片组装在同一基板上的测试难题。
771所国产化系统集成模块取得重大进展
时间：2005年11月09日14:30 来源：陕西日报
本报讯 （翟卫平柯增喜沈谦）日前，中国航天时代电子公司第771所在系统集成技术方面取得了新突破，国内第一块采用微组装（MCM）技术的计算机系统集成模块（SIP）研制成功。
为攻克国产化计算机系统集成模块这一航天集团公司的重大科研课题，771所科研人员经过艰辛努力，克服重重难关，采用新工艺，在12层基板上集成了17块超大规模集成电路（VLSI）芯片，将计算机系统集成于一个封装体内。 这一成果的诞生，为771所今后在计算机系统集成技术领域的发展奠定了基础。
PS：TG很多导弹和J10 J11B上不少控制芯片和DSP芯片 分立功率器件都是771产的。
转贴个旧闻：（节选）
航天时代公司771所
http://www.cxyfz.com.cn/zuizhongye.asp?newsID=13484
作者：通讯员 来源：《中国航天报》 发布时间：2008-10-16
秋高气爽，好事双连。
在中国人民成功举办体坛盛会之后，又一提升民族自尊心的大事——神舟七号载人航天飞行圆满成功。它翻开了我国航天历史的崭新一页，实现了空间技术水平里程碑意义的重大飞跃。
在神舟七号载人航天飞行航天员、飞船、火箭控制、伴飞小卫星及地面设备分系统中，航天时代公司771所配套研制生产了计算机、地面设备、配套软件及集成电路产品。其中配套研制生产的计算机及电子部件产品有40个品种190台套，配套软件有16种，集成电路产品有31品种40个批次1528只。
在计算机及电子部件产品中，模样、初样产品68台套，正样产品122台套，45台产品参加了神舟七号载人航天飞行任务。其中，在航天员系统航天服分系统中，771所研制了生理信号放大器、数管设备、报警信号发生器及生理背心等产品。在航天员系统舱载医监分系统中，771所研制了舱载医监设备主机，生理信号测试盒，成员组生理模拟器及个人冲击着陆测量仪等产品。在伴飞小卫星系统中，771所研制了小卫星星载计算机。在飞船系统中，771所研制了脐带数据处理器、环控数据处理器、GNCC计算机及CTUl中央处理单元等产品。在火箭控制系统中，771所研制了箭载计算机、故障检测处理器、逃逸程序控制器及平台切换装置等产品。在地面设备中，771所共研制环控数据处理应用软件测试平台，航天服电器综合测试设备，逃逸程序控制器单元测试系统及平台切换装置单元测试系统等产品。在软件产品中，771所研制了环控数据处理装置底层软件、数管分系统中央处理单元系统软件、箭载计算机监控软件及舱载医监设备测试软件等产品。
近年来，771所发挥三大专业融合的独特技术优势研制成功了第一台国产化SIP计算机，成功研制了以高速1553总线、LS—V8高性能CPU、高速同步串行处理器、高速图像处理器为代表的SoC系统集成技术的嵌入式系统及计算机，并应用于工程实践。
另一篇旧闻：
中国第一套以 MCM 为基础工艺的全国产化的三维 SIP 弹载计算机系列 LS-SIP 计算机（ LS-SIP （ 8086 ） /LS-SIP （ 80386 ） /LS-SIP （ C32 ）） 返回
国产化嵌入式计算机在 2002 年由 771 所率先启动， 2005 年 4 月完成我国第一款国产化 LS-8086-SIP 计算机， 2005 年 12 月分别又实现了我国第一款国产化三层 3D LS-386-SiP 计算机和我国第一款国产化两层 3D LS-C32-SIP 计算机，该三款计算机在 2006 年 9 月 18 日通过部级鉴定。得到专家和与会者的一致好评。
771 所在 SiP 综合设计技术和高密度组装工艺的基础上通过国产元器件供应链的探索以及综合集成的 ASIC 研究，在我国第一次真正意义上实现了全国产化的计算机产品，为禁运停产威胁的解决作出了重大贡献；通过嵌入式计算机系统设计及 MCM 工艺技术合理应用完成了 SiP 计算机综合设计，能够结合空间计算机的设计实践，有效地、合理地实现了集成化设计，大幅度减少了使用元器件的数量，使得实现 SiP 组装成为可能，首次在我国实现了空间计算机系统的超小型化、 SiP 模块化，突破了空间计算机的国产化、超小型、超轻化技术；突破了基于陶瓷基板的高密度 SiP 组装技术，在陶瓷基板上首次采用阵列光耦集成封装工艺；突破了大腔体管壳散热技术和多层互连技术。解决了非 KGD 器件 SiP 组装的测试问题，在本次研究中开展分步分层的测试方法研究，已成功地实现了从多层基板到整个 SiP 系统的测试任务。较好地解决了具有多个大规模裸芯片组装在同一基板上的测试难题。
771所国产化系统集成模块取得重大进展
时间：2005年11月09日14:30 来源：陕西日报
本报讯 （翟卫平柯增喜沈谦）日前，中国航天时代电子公司第771所在系统集成技术方面取得了新突破，国内第一块采用微组装（MCM）技术的计算机系统集成模块（SIP）研制成功。
为攻克国产化计算机系统集成模块这一航天集团公司的重大科研课题，771所科研人员经过艰辛努力，克服重重难关，采用新工艺，在12层基板上集成了17块超大规模集成电路（VLSI）芯片，将计算机系统集成于一个封装体内。 这一成果的诞生，为771所今后在计算机系统集成技术领域的发展奠定了基础。
PS：TG很多导弹和J10 J11B上不少控制芯片和DSP芯片 分立功率器件都是771产的。
国防科大的兼容x86指令的X微处理器
第一代
x微处理器是一款高性能的通用微处理器，采用0.18umCMOs工艺，正常的稳定工作频率为266MHz(23℃)，最高频率支持333MHz。其最大功耗小于20W（266MHz)，平均功耗小于10W (266MHz)，可以在-40 ℃---- +85'C正常工作。x微处理器体系结构集成国际上主流的CISC和RISC体系结构技术，包含了多种处理器的技术特征，并且采用了许多性能提升措施，主要包括:
(1)双发射超标最结构:
(2)动态分支预测;
(3)支持mmx技术;
(4)流水线浮点部件;
(5)分开的16K指令Cache和16K数据Cache:
(6)采用回写方式的mesi协议维持数据Cache的一致性:
(7)64位数据总线:
(8))流水线总线操作周期:
(9)地址奇偶检查;
(10)执行跟踪;
(11)性能监控，
(12)EEEE 1149.1边界扫描:
(13)系统管理模式:
(14)虚模式扩展。
最新一代：8核，1g以上
X处理器为64位处理器，设计目标主要面向高性能应用。时钟频率是衡量其性能的重要指标之一。同时，X处理器相对以往处理器不同之处在于其具有8个对等的核，之间通过互联信道进行通信，且有高度的同步时序要求。其次，片上集成了大量定制设计单元如乘加单元L1Cache，L2Cache和寄存器文件RF等设计目标
针对高性能多核处理器的特点，选取合适的时钟实现方案并最终实现在时钟信号1Ghz频率下偏斜不大于100ps的要求。
最低700Mhz下，最高1.4Ghz可以正常工作
90nm工艺下，插入调整单元后的时钟偏斜不大于60ps。在130nm工艺下，插入调整单元后的时钟偏斜不大于80ps，圆满完成预定的设计目标
国防科大教授，计算机工程与工艺专委主任 张民选，CCF理事，CCF计算机工程与工艺专委主任。专业技术少将(2007-08-01） ，国防科大微电子研究所所长
从事计算机科学与技术、电子科学与技术的教学、科研工作，参加过××系列巨型机的研制与推广应用，参加过××系列高性能微处理器的研制，获有十多项科技进步奖，发表近两百篇学术论文，指导了三十多个博士生、六十多个硕士生。目前在单位任教授，有较多的时间参加专委工作。
第一代
x微处理器是一款高性能的通用微处理器，采用0.18umCMOs工艺，正常的稳定工作频率为266MHz(23℃)，最高频率支持333MHz。其最大功耗小于20W（266MHz)，平均功耗小于10W (266MHz)，可以在-40 ℃---- +85'C正常工作。x微处理器体系结构集成国际上主流的CISC和RISC体系结构技术，包含了多种处理器的技术特征，并且采用了许多性能提升措施，主要包括:
(1)双发射超标最结构:
(2)动态分支预测;
(3)支持mmx技术;
(4)流水线浮点部件;
(5)分开的16K指令Cache和16K数据Cache:
(6)采用回写方式的mesi协议维持数据Cache的一致性:
(7)64位数据总线:
(8))流水线总线操作周期:
(9)地址奇偶检查;
(10)执行跟踪;
(11)性能监控，
(12)EEEE 1149.1边界扫描:
(13)系统管理模式:
(14)虚模式扩展。
最新一代：8核，1g以上
X处理器为64位处理器，设计目标主要面向高性能应用。时钟频率是衡量其性能的重要指标之一。同时，X处理器相对以往处理器不同之处在于其具有8个对等的核，之间通过互联信道进行通信，且有高度的同步时序要求。其次，片上集成了大量定制设计单元如乘加单元L1Cache，L2Cache和寄存器文件RF等设计目标
针对高性能多核处理器的特点，选取合适的时钟实现方案并最终实现在时钟信号1Ghz频率下偏斜不大于100ps的要求。
最低700Mhz下，最高1.4Ghz可以正常工作
90nm工艺下，插入调整单元后的时钟偏斜不大于60ps。在130nm工艺下，插入调整单元后的时钟偏斜不大于80ps，圆满完成预定的设计目标
国防科大教授，计算机工程与工艺专委主任 张民选，CCF理事，CCF计算机工程与工艺专委主任。专业技术少将(2007-08-01） ，国防科大微电子研究所所长
从事计算机科学与技术、电子科学与技术的教学、科研工作，参加过××系列巨型机的研制与推广应用，参加过××系列高性能微处理器的研制，获有十多项科技进步奖，发表近两百篇学术论文，指导了三十多个博士生、六十多个硕士生。目前在单位任教授，有较多的时间参加专委工作。
hswz 发表于 2010-2-28 01:19
是不是只有x86架构的有mmx指令集？别的架构应该不叫这个名字吧？
可否推测这个x处理器是x86架构的？
是不是只有x86架构的有mmx指令集？别的架构应该不叫这个名字吧？
可否推测这个x处理器是x86架构的？
x微处理器是一款CISC结构的芯片，包含了80386 80486和Pentium处理器的所有技术特征，并且采用了许多性能提升措施。主要包括以下几个方面:
(1)双发射超标最结构:
(2)动态分支预测;
(3)支持mmx技术;
(4)流水线浮点部件;
(5)分开的16K指令Cache和16K数据Cache:
(6)采用回写方式的mesi协议维持数据Cache的一致性:
(7)64位数据总线:
(8))流水线总线操作周期:
(9)地址奇偶检查;
(10)执行跟踪;
(11)性能监控，
(12)EEEE 1149.1边界扫描:
(13)系统管理模式:
(14)虚模式扩展。
X微处理器是直接在CISC基础上引入超标量技术进行设计的
(1)双发射超标最结构:
(2)动态分支预测;
(3)支持mmx技术;
(4)流水线浮点部件;
(5)分开的16K指令Cache和16K数据Cache:
(6)采用回写方式的mesi协议维持数据Cache的一致性:
(7)64位数据总线:
(8))流水线总线操作周期:
(9)地址奇偶检查;
(10)执行跟踪;
(11)性能监控，
(12)EEEE 1149.1边界扫描:
(13)系统管理模式:
(14)虚模式扩展。
X微处理器是直接在CISC基础上引入超标量技术进行设计的
1GHZ左右的64位X微处理器
====X微处理器是一款针对流应用高效处理的高性能64位微处理器，设置一个微控制器和四个计算(CLUSTER)，所有的计算群都受微控制器的统一控制。微控制器的指令广播到四个计算群，四个计算群执行同样的指令，但从流缓冲器中接收不同的数据。程序运行时，四个计算群对不同的数据元素进行相同的处理，以单指令多数据(SIMD)的方式锁步执行。四个计算群是同构的，每个计算群由多个功能部件组成，其中包括四个具有相同
结构的浮点乘加部件。浮点乘加部件是X微处理器中的核心运算部件之一，负责完成与浮点数相关的所有的操作。在浮点倒数和平方根快速查找表的支持下，可以完成IEEE754．85标准规定的浮点加、减、乘、除、平方根、求余数等操作。在支持双精度浮点乘加的基础上，扩充位宽和增加相关单元实现了浮化整、整化浮、浮点规格化、浮点取小和定点乘六类共37条指令。
浮点乘加部件的设计遵循IEEE754—85标准，没有中断和软件协处理器的支持，完全支持非规格化数的输入和输出，无论浮点数或64位整数输出结果都支持IEEE754。85标准规定的四种舍入方式。
X微处理器中含有16个相同结构的浮点乘加部件，占用了X微处理器大部分的硅面积。浮点乘加部件功能强大，浮点数操作算法复杂，运算延时大，其性能直接决定了X微处理器的浮点处理能力。X微处理器的工作频率为500MHz，要进一步提高其性能，浮点乘加部件是最主要的性能瓶颈之一。
本文是高性能64位X微处理器优化设计的一部分，以X微处理器的优化设计为背景，针对浮点乘加部件进行研究和优化设计。在支持双精度浮点乘加的低延迟结构基础上，对浮点乘加部件的算法及结构优化、半定制设计优化和全定制设计优化进行了不同程度的研究。采用半定制设计优化和全定制设计优化相结合的设计方法，使浮点乘加部件的性能大幅提升，工作频率由500MHz提高到1GHz。
浮点乘加部件设计采用的是0.13um工艺，随着工艺技术的不断进步，集成电路设计必然会向90nm甚至更好的工艺方展。如何在工艺参数变化时对设计进行修改，也是未来需要探讨的问题。
1GHZ左右的64位X微处理器
====X微处理器是一款针对流应用高效处理的高性能64位微处理器，设置一个微控制器和四个计算(CLUSTER)，所有的计算群都受微控制器的统一控制。微控制器的指令广播到四个计算群，四个计算群执行同样的指令，但从流缓冲器中接收不同的数据。程序运行时，四个计算群对不同的数据元素进行相同的处理，以单指令多数据(SIMD)的方式锁步执行。四个计算群是同构的，每个计算群由多个功能部件组成，其中包括四个具有相同
结构的浮点乘加部件。浮点乘加部件是X微处理器中的核心运算部件之一，负责完成与浮点数相关的所有的操作。在浮点倒数和平方根快速查找表的支持下，可以完成IEEE754．85标准规定的浮点加、减、乘、除、平方根、求余数等操作。在支持双精度浮点乘加的基础上，扩充位宽和增加相关单元实现了浮化整、整化浮、浮点规格化、浮点取小和定点乘六类共37条指令。
浮点乘加部件的设计遵循IEEE754—85标准，没有中断和软件协处理器的支持，完全支持非规格化数的输入和输出，无论浮点数或64位整数输出结果都支持IEEE754。85标准规定的四种舍入方式。
X微处理器中含有16个相同结构的浮点乘加部件，占用了X微处理器大部分的硅面积。浮点乘加部件功能强大，浮点数操作算法复杂，运算延时大，其性能直接决定了X微处理器的浮点处理能力。X微处理器的工作频率为500MHz，要进一步提高其性能，浮点乘加部件是最主要的性能瓶颈之一。
本文是高性能64位X微处理器优化设计的一部分，以X微处理器的优化设计为背景，针对浮点乘加部件进行研究和优化设计。在支持双精度浮点乘加的低延迟结构基础上，对浮点乘加部件的算法及结构优化、半定制设计优化和全定制设计优化进行了不同程度的研究。采用半定制设计优化和全定制设计优化相结合的设计方法，使浮点乘加部件的性能大幅提升，工作频率由500MHz提高到1GHz。
浮点乘加部件设计采用的是0.13um工艺，随着工艺技术的不断进步，集成电路设计必然会向90nm甚至更好的工艺方展。如何在工艺参数变化时对设计进行修改，也是未来需要探讨的问题。
X 是个筐
啥都往里装 {:2_68:}
啥都往里装 {:2_68:}