超级军网富士通发布新一代双内核结构SPARC芯片详情
来源：百度文库 编辑：超级军网 时间：2024/04/29 19:07:49
富士通发布新一代双内核结构SPARC芯片详情 
富士通发布新一代双内核结构SPARC芯片详情
富士通发布新一代双内核结构SPARC芯片详情 【日经BP社报道】
集成6MB二级缓存
在2005年10月25日于美国圣诺塞开幕的“秋季处理器论坛（Fall Processor Forum）”上，富士通日前公布了定于2006年推出的基于SPARC架构的新一代微处理器“SPARC64 VI”详情。该处理器采用了集成2个CPU内核和6MB二级缓存的双核心结构，最大工作频率为2.4GHz，采用90nm工艺设计，晶体管为5万4000万个，芯片尺寸达到了20.38mm×20.67mm，耗电量达120W。
新微处理器集成了每个CPU内核最大可并行处理2个线程的多线程功能。当2个内核处理的线程数超过2个时，自动起动多线程功能。没有命中二级缓存或者产生中断时在同一个CPU内核中进行线程切换。此外，还可利用控制计时器和多线程处理的指令进行切换。
SPARC V9架构定义了156点输入的通用晶体管。切换线程时，由于很难在一个周期中避开所有输入，因此准备了称为“Current Window Register”的用于拷贝正在访问的数据的48点晶体管，并利用其来避免关联转换的开销。通过嵌入可并行处理双线程的功能，性能最高提升了20％。CPU内核的门电路规模只增加了不到2％。（
集成6MB二级缓存
在2005年10月25日于美国圣诺塞开幕的“秋季处理器论坛（Fall Processor Forum）”上，富士通日前公布了定于2006年推出的基于SPARC架构的新一代微处理器“SPARC64 VI”详情。该处理器采用了集成2个CPU内核和6MB二级缓存的双核心结构，最大工作频率为2.4GHz，采用90nm工艺设计，晶体管为5万4000万个，芯片尺寸达到了20.38mm×20.67mm，耗电量达120W。
新微处理器集成了每个CPU内核最大可并行处理2个线程的多线程功能。当2个内核处理的线程数超过2个时，自动起动多线程功能。没有命中二级缓存或者产生中断时在同一个CPU内核中进行线程切换。此外，还可利用控制计时器和多线程处理的指令进行切换。
SPARC V9架构定义了156点输入的通用晶体管。切换线程时，由于很难在一个周期中避开所有输入，因此准备了称为“Current Window Register”的用于拷贝正在访问的数据的48点晶体管，并利用其来避免关联转换的开销。通过嵌入可并行处理双线程的功能，性能最高提升了20％。CPU内核的门电路规模只增加了不到2％。（
用了2个CPU内核和6MB二级缓存的双核心结构之后
性能最高才提升了20％？
性能最高才提升了20％？