超级军网SONY、东芝合作研发45纳米半导体工艺
来源：百度文库 编辑：超级军网 时间：2024/04/29 09:25:35
据彭博信息（Bloomberg）报道，日本消费性电子大厂SONY与半导体大厂东芝宣布，继65纳米工艺之后，双方将进一步合作研发45纳米工艺的下一代半导体技术。45纳米工艺较当前最先进的90纳米工艺，生产效率可提升四倍，生产成本也可望大幅缩减。
SONY与东芝自2001年签订合作案以来，即维持长期友好关系。东芝与SONY于日前国际电子器件会议（IEDM）上，宣布完成65纳米工艺研发作业，并展示采用65纳米工艺生产的嵌入式DRAM。
在双方友好关系下，合作范围将持续延伸至45纳米结点，投资费用约200亿日圆（约1.89亿美元），将由双方共同承担，同时将在东芝横滨及大分厂两地进行研发及试产，预定2005年年底前完成研发作业，而大分厂试产线未来也将做为SONY、东芝与IBM共同研发的“Cell”芯片生产线。
NY日前宣布，2004~2006年三年间将投入5000亿日圆的研发经费，此次计划即是其中的一环。据彭博信息（Bloomberg）报道，日本消费性电子大厂SONY与半导体大厂东芝宣布，继65纳米工艺之后，双方将进一步合作研发45纳米工艺的下一代半导体技术。45纳米工艺较当前最先进的90纳米工艺，生产效率可提升四倍，生产成本也可望大幅缩减。
SONY与东芝自2001年签订合作案以来，即维持长期友好关系。东芝与SONY于日前国际电子器件会议（IEDM）上，宣布完成65纳米工艺研发作业，并展示采用65纳米工艺生产的嵌入式DRAM。
在双方友好关系下，合作范围将持续延伸至45纳米结点，投资费用约200亿日圆（约1.89亿美元），将由双方共同承担，同时将在东芝横滨及大分厂两地进行研发及试产，预定2005年年底前完成研发作业，而大分厂试产线未来也将做为SONY、东芝与IBM共同研发的“Cell”芯片生产线。
NY日前宣布，2004~2006年三年间将投入5000亿日圆的研发经费，此次计划即是其中的一环。
SONY与东芝自2001年签订合作案以来，即维持长期友好关系。东芝与SONY于日前国际电子器件会议（IEDM）上，宣布完成65纳米工艺研发作业，并展示采用65纳米工艺生产的嵌入式DRAM。
在双方友好关系下，合作范围将持续延伸至45纳米结点，投资费用约200亿日圆（约1.89亿美元），将由双方共同承担，同时将在东芝横滨及大分厂两地进行研发及试产，预定2005年年底前完成研发作业，而大分厂试产线未来也将做为SONY、东芝与IBM共同研发的“Cell”芯片生产线。
NY日前宣布，2004~2006年三年间将投入5000亿日圆的研发经费，此次计划即是其中的一环。据彭博信息（Bloomberg）报道，日本消费性电子大厂SONY与半导体大厂东芝宣布，继65纳米工艺之后，双方将进一步合作研发45纳米工艺的下一代半导体技术。45纳米工艺较当前最先进的90纳米工艺，生产效率可提升四倍，生产成本也可望大幅缩减。
SONY与东芝自2001年签订合作案以来，即维持长期友好关系。东芝与SONY于日前国际电子器件会议（IEDM）上，宣布完成65纳米工艺研发作业，并展示采用65纳米工艺生产的嵌入式DRAM。
在双方友好关系下，合作范围将持续延伸至45纳米结点，投资费用约200亿日圆（约1.89亿美元），将由双方共同承担，同时将在东芝横滨及大分厂两地进行研发及试产，预定2005年年底前完成研发作业，而大分厂试产线未来也将做为SONY、东芝与IBM共同研发的“Cell”芯片生产线。
NY日前宣布，2004~2006年三年间将投入5000亿日圆的研发经费，此次计划即是其中的一环。
彭博信息（Bloomberg）
半导体工业正在进入充满挑战和艰辛的纳米时代，个人要取得成就实在来之不易。本文介绍一位来自日本的博士，他在半导体技术领域脱颖而出，取得了迁移率曲线研究的重大突破，对新型晶体管制造工艺的进步作出了巨大贡献，他的成长历程值得中国半导体行业深思。
在日本京京，我见到了Shinichi Takagi研究员，他28岁获得电子工程博士学位的年轻人，他还是那些“放弃”所熟悉的CMOS器件研究去开创新的研究领域的先驱者之一，目前在应变硅沟道和垂直器件结构研究领域已经成就斐然。
入门靠师傅
谈到如何成为一名半导体尖端技术的高级研究员？Takagi说要追溯到在东京大学学习InP MOSFET载子(电子和空穴)传输理论的时候。“幸运是大学指导老师是因III-V复合器件研究而成名的Takuo Sugano教授，可是，麻烦就在于Sugano那时是系主任，几乎没有时间来顾及我和我的的研究课题，”Takagi说，“那时我真有点儿失望，我不得不尽自己最大的努力解决研究过程中遇到的许多问题，但这教会我如何战胜自己去独立思考。现在我明白：整个芯片的制作、测试、计算和仿真的完整流程就是在那个时候掌握的，那一段经历对我成长为一个研究员发挥了重要的作用。”
回忆往事，他感叹地说：“这为日后成为东芝半导体研究实验室的一名新成员奠定了基础。”进入东芝后不久，他的老板Akira Toriumi就要求Takagi测试已由贝尔实验室研究人员提出和验证过的通用迁移率理论。
测试目的是通过实验验证：在反面层中的载子迁移率与施加于器件的有效场之间是否确实存在某种普遍联系。“那时候，既没有可资借鉴的系统数据，也没有比较数据，”他回忆说，为此，他首先开始测试器件，分析载子迁移率与有效场之间是否存在函数关系？是否与表面杂质浓度和衬底偏置无关？
早在研究生时代，他就熟练掌握了器件电容和电流的测试。那段经历为Takagi日后成为日本国立超先进电子技术基金会的项目小组负责人奠定了基础，他负责未来半导体技术项目中“新晶体管技术”研究方向，目标是测试由锗制成的场效应晶体管或绝缘硅(SOI)材料上制成的应变硅的性能。
众所周知，硅PFET采用迁移率相对较慢的“空穴”作为价电子带中的载子，而NFET器件采用迁移率高得多的电子作为载子。在过去的30年当中，CMOS电路设计人员一直在寻找如何处理解决这两种不同器件之间速度差异的解决方案。
从迁移率速度的差异寻求突破
采用应变硅沟道，纯硅薄层就可在硅锗合金的顶部生成，然后它们一起被制做在一层厚的绝缘层顶部。较大的锗原子会在顶部的硅晶格上产生拉伸应力，这些在绝缘层结构上形成的应变硅远未达到平衡，结果是PFET的速度比NFET慢很多。尽管英特尔公司的研究人员声称已解决这一问题(未说明如何解决)，多数研究人员却认为光子散射和其它的现象导致了速度的差异：在形成应变硅沟道的过程中，所产生的空穴远没有所产生的电子多。
为了解决上述问题，Takagi和同伴用具有110-晶格取向的硅来生成器件，而不是采用传统的(较便宜) 100-硅晶格衬底来生成该器件。测试结果表明PFET速度极快，110晶格取向硅的空穴漏电流比传统的100硅所制做的应变硅器件中的电流速度快两倍，但是应变绝缘硅的电子迁移率仍比CMOS器件的通用迁移率要高得多。
Takagi领导了一个前沿研究小组，研究应变绝缘硅在100°C时(微处理器的典型的工作温度)，与25°C的室温下，应变绝缘硅的变化规律。研究人员已经找到了在应变硅的超薄层上制做器件的方法，一定程度上解决了短沟道效应问题，但负面影响是，在小于10纳米厚的应变硅沟道中制成的器件的载子迁移率出现了令人吃惊的恶化。
当器件在100°C工作时，超薄硅沟道的迁移率恶化减轻，相当于25纳米厚应变硅的迁移率。在较高工作温度下，由量子力学和界面电荷陷阱所引起的迁移率恶化不如室温下的影响显著，Takagi的研发团队已经把这一发现上升为理论，“锗合金散射对迁移率恶化也有一定影响，但仍有待进一步研究。”他在一次超大规模集成电路(VLSI)研讨会宣布。
目前，应变硅沟道首先在微处理器中获得了应用，英特尔公司今年底将在应变硅晶圆上生产具有90纳米设计标准的奔腾处理器。这一发现对于AMD、 IBM和 Sun等微处理器公司同样具有重大意义，所有公司均计划在65纳米节点采用绝缘硅上应变硅工艺。
Takagi的研发团队正致力于研究“绝缘硅上锗”晶体管的迁移率问题，他说20年前在东京大学就制做了InP电路并进行了测试，“因此，还不算隔行吧。”他自信地说。
如果说Takagi在东京大学独立取得的研究成果，与日本学生中普遍存在的盲从死记硬背式的教学格格不入的话，他在英语学习上也与众不同，并对他在事业上取得成功奠定了基础。
提出通用迁移率曲线
在日本技术人员的文化圈里，几乎没有几个人真正算得上外语流利的，Takagi在英语学习上孜孜不倦，对学术上的成功颇有帮助。
在东芝公司工作第一年，他参加了公司为研究人员开设的私人收费英语课程。当Takagi被安排在旧金山举行的“1988年国际电子器件会议”上提交论文时，他的同事们，尤其是Makoto Yoshimi为润饰他的论文给予了很大帮助，Takagi说：“我用英文一遍又一遍地演练论文,因为我担心第一次参加国际研究大会是否更过英语这一关，此前，我从未出过国，在上大学时也只跟一个印度研究生说过一次英语。”
Takagi回忆，在旧金山宣读了论文后，仅有人提出了一个问题，在那天下午的作者问答时间，只有一两个人过来跟他讨论。“当时我没有想到我是如此幸运，因为Toriumi先生给我的课题实在是太重要了。”Takagi说。由于他1988年在IEDM发表的那篇论文的影响，今天，每当人们谈到东芝公司研究人员，常常会联想到他提出的“Takagi通用迁移率曲线”。
1992年，东芝公司安排他在美国斯坦福大学学习一年，现执教于麻省理工学院的Judy Hoyt当时也在斯坦福，正从事在应变硅迁移率增强技术的前沿研究，Takagi跟研究生Ken Rim 和 Jeff Welser一起都加入了那个研究。Ken Rim 和 Jeff Welser现在都是位于纽约州East Fishkill的IBM研究中心应变硅器件发展项目的学科带头人。Takagi在此取得了另一个项突破。
Takagi长期在荧光灯下工作，显得面色苍白，体形清瘦。他是如此执着于工作，以至于在进入斯坦福大学前不久婚姻破裂，他说：“我们不存在沟通问题，她那时是、现在仍是东芝的半导体研究人员，至今我们仍是好朋友，有时还在一起吃饭。”
专注于半导体事业
当我们问Takagi，是否会像正在美国全国棒球协会效力的几个日本天才职业棒球手一样移民美国？对此问题，他没有回避，而是非常坦率的说：“我从来没有在国外供职的打算。”因为，大部分日本公司都期望他们的研究人员能够工作到50 或 55岁，然后到大学去工作。例如，Takagi在东芝公司的导师Toriumi现在就是东京大学的工程学教授。
目前，大多数日本公司面临的问题是，它们的兴趣在于不需要采用应变硅或绝缘硅技术的系统级芯片，因此，美国公司在很大程度上在应变硅、SOI和其它的迁移率增强技术应用领域占据领先地位。
“目前，许多日本公司正在进行改组，许多人因此不得不提前退休，还有一些公司砍掉了半导体业务，决定将业务集中在具有突出优势的产品线。但是东芝公司已经决定专注于半导体事业，这当然对我来说是一个喜讯。”
半导体工业正在进入充满挑战和艰辛的纳米时代，个人要取得成就实在来之不易。本文介绍一位来自日本的博士，他在半导体技术领域脱颖而出，取得了迁移率曲线研究的重大突破，对新型晶体管制造工艺的进步作出了巨大贡献，他的成长历程值得中国半导体行业深思。
在日本京京，我见到了Shinichi Takagi研究员，他28岁获得电子工程博士学位的年轻人，他还是那些“放弃”所熟悉的CMOS器件研究去开创新的研究领域的先驱者之一，目前在应变硅沟道和垂直器件结构研究领域已经成就斐然。
入门靠师傅
谈到如何成为一名半导体尖端技术的高级研究员？Takagi说要追溯到在东京大学学习InP MOSFET载子(电子和空穴)传输理论的时候。“幸运是大学指导老师是因III-V复合器件研究而成名的Takuo Sugano教授，可是，麻烦就在于Sugano那时是系主任，几乎没有时间来顾及我和我的的研究课题，”Takagi说，“那时我真有点儿失望，我不得不尽自己最大的努力解决研究过程中遇到的许多问题，但这教会我如何战胜自己去独立思考。现在我明白：整个芯片的制作、测试、计算和仿真的完整流程就是在那个时候掌握的，那一段经历对我成长为一个研究员发挥了重要的作用。”
回忆往事，他感叹地说：“这为日后成为东芝半导体研究实验室的一名新成员奠定了基础。”进入东芝后不久，他的老板Akira Toriumi就要求Takagi测试已由贝尔实验室研究人员提出和验证过的通用迁移率理论。
测试目的是通过实验验证：在反面层中的载子迁移率与施加于器件的有效场之间是否确实存在某种普遍联系。“那时候，既没有可资借鉴的系统数据，也没有比较数据，”他回忆说，为此，他首先开始测试器件，分析载子迁移率与有效场之间是否存在函数关系？是否与表面杂质浓度和衬底偏置无关？
早在研究生时代，他就熟练掌握了器件电容和电流的测试。那段经历为Takagi日后成为日本国立超先进电子技术基金会的项目小组负责人奠定了基础，他负责未来半导体技术项目中“新晶体管技术”研究方向，目标是测试由锗制成的场效应晶体管或绝缘硅(SOI)材料上制成的应变硅的性能。
众所周知，硅PFET采用迁移率相对较慢的“空穴”作为价电子带中的载子，而NFET器件采用迁移率高得多的电子作为载子。在过去的30年当中，CMOS电路设计人员一直在寻找如何处理解决这两种不同器件之间速度差异的解决方案。
从迁移率速度的差异寻求突破
采用应变硅沟道，纯硅薄层就可在硅锗合金的顶部生成，然后它们一起被制做在一层厚的绝缘层顶部。较大的锗原子会在顶部的硅晶格上产生拉伸应力，这些在绝缘层结构上形成的应变硅远未达到平衡，结果是PFET的速度比NFET慢很多。尽管英特尔公司的研究人员声称已解决这一问题(未说明如何解决)，多数研究人员却认为光子散射和其它的现象导致了速度的差异：在形成应变硅沟道的过程中，所产生的空穴远没有所产生的电子多。
为了解决上述问题，Takagi和同伴用具有110-晶格取向的硅来生成器件，而不是采用传统的(较便宜) 100-硅晶格衬底来生成该器件。测试结果表明PFET速度极快，110晶格取向硅的空穴漏电流比传统的100硅所制做的应变硅器件中的电流速度快两倍，但是应变绝缘硅的电子迁移率仍比CMOS器件的通用迁移率要高得多。
Takagi领导了一个前沿研究小组，研究应变绝缘硅在100°C时(微处理器的典型的工作温度)，与25°C的室温下，应变绝缘硅的变化规律。研究人员已经找到了在应变硅的超薄层上制做器件的方法，一定程度上解决了短沟道效应问题，但负面影响是，在小于10纳米厚的应变硅沟道中制成的器件的载子迁移率出现了令人吃惊的恶化。
当器件在100°C工作时，超薄硅沟道的迁移率恶化减轻，相当于25纳米厚应变硅的迁移率。在较高工作温度下，由量子力学和界面电荷陷阱所引起的迁移率恶化不如室温下的影响显著，Takagi的研发团队已经把这一发现上升为理论，“锗合金散射对迁移率恶化也有一定影响，但仍有待进一步研究。”他在一次超大规模集成电路(VLSI)研讨会宣布。
目前，应变硅沟道首先在微处理器中获得了应用，英特尔公司今年底将在应变硅晶圆上生产具有90纳米设计标准的奔腾处理器。这一发现对于AMD、 IBM和 Sun等微处理器公司同样具有重大意义，所有公司均计划在65纳米节点采用绝缘硅上应变硅工艺。
Takagi的研发团队正致力于研究“绝缘硅上锗”晶体管的迁移率问题，他说20年前在东京大学就制做了InP电路并进行了测试，“因此，还不算隔行吧。”他自信地说。
如果说Takagi在东京大学独立取得的研究成果，与日本学生中普遍存在的盲从死记硬背式的教学格格不入的话，他在英语学习上也与众不同，并对他在事业上取得成功奠定了基础。
提出通用迁移率曲线
在日本技术人员的文化圈里，几乎没有几个人真正算得上外语流利的，Takagi在英语学习上孜孜不倦，对学术上的成功颇有帮助。
在东芝公司工作第一年，他参加了公司为研究人员开设的私人收费英语课程。当Takagi被安排在旧金山举行的“1988年国际电子器件会议”上提交论文时，他的同事们，尤其是Makoto Yoshimi为润饰他的论文给予了很大帮助，Takagi说：“我用英文一遍又一遍地演练论文,因为我担心第一次参加国际研究大会是否更过英语这一关，此前，我从未出过国，在上大学时也只跟一个印度研究生说过一次英语。”
Takagi回忆，在旧金山宣读了论文后，仅有人提出了一个问题，在那天下午的作者问答时间，只有一两个人过来跟他讨论。“当时我没有想到我是如此幸运，因为Toriumi先生给我的课题实在是太重要了。”Takagi说。由于他1988年在IEDM发表的那篇论文的影响，今天，每当人们谈到东芝公司研究人员，常常会联想到他提出的“Takagi通用迁移率曲线”。
1992年，东芝公司安排他在美国斯坦福大学学习一年，现执教于麻省理工学院的Judy Hoyt当时也在斯坦福，正从事在应变硅迁移率增强技术的前沿研究，Takagi跟研究生Ken Rim 和 Jeff Welser一起都加入了那个研究。Ken Rim 和 Jeff Welser现在都是位于纽约州East Fishkill的IBM研究中心应变硅器件发展项目的学科带头人。Takagi在此取得了另一个项突破。
Takagi长期在荧光灯下工作，显得面色苍白，体形清瘦。他是如此执着于工作，以至于在进入斯坦福大学前不久婚姻破裂，他说：“我们不存在沟通问题，她那时是、现在仍是东芝的半导体研究人员，至今我们仍是好朋友，有时还在一起吃饭。”
专注于半导体事业
当我们问Takagi，是否会像正在美国全国棒球协会效力的几个日本天才职业棒球手一样移民美国？对此问题，他没有回避，而是非常坦率的说：“我从来没有在国外供职的打算。”因为，大部分日本公司都期望他们的研究人员能够工作到50 或 55岁，然后到大学去工作。例如，Takagi在东芝公司的导师Toriumi现在就是东京大学的工程学教授。
目前，大多数日本公司面临的问题是，它们的兴趣在于不需要采用应变硅或绝缘硅技术的系统级芯片，因此，美国公司在很大程度上在应变硅、SOI和其它的迁移率增强技术应用领域占据领先地位。
“目前，许多日本公司正在进行改组，许多人因此不得不提前退休，还有一些公司砍掉了半导体业务，决定将业务集中在具有突出优势的产品线。但是东芝公司已经决定专注于半导体事业，这当然对我来说是一个喜讯。”