超级军网陡坡晶体管（Steep slope devices）
来源：百度文库 编辑：超级军网 时间：2024/05/09 10:04:21
降低半导体集成电路（LSI）功耗的最有效方法是降低基本元件——晶体管的电源电压（工作电压）。因为晶体管的功耗与电源电压的平方成正比。
伴随着微细化的发展，现在的晶体管（MOSFET）的电源电压已经有所降低，但仍很难实现在远低于0.5V的极低电压下工作。原因之一是，从工作原理上讲，无法在室温下将S因子（亚阈值斜率），也就是相对于栅极电压的电流的上升坡度降到60mV/位以下。S因子越小，电流上升坡度越大，越容易降低电源电压。
最近，为克服上述MOSFET的极限，利用不同于MOSFET的元件结构和工作原理，将S因子降至60mV/位以下的技术开发逐渐兴起。这种旨在实现极低电压下工作的晶体管技术统称为“陡坡晶体管”（steep slope devices），意思是电流坡度陡峭的晶体管。将该技术用于使用电池驱动的移动产品、可穿戴设备及传感器网络终端等领域，有望将功耗降至MOSFET难以实现的水平。
电流上升坡度陡峭（东芝的资料）
东芝计划2017年量产
在2014年12月于美国举行的半导体器件技术国际会议“IEDM 2014”上，发布了很多有关陡坡晶体管的研究成果。这方面共发表了11篇论文，涉及到隧道FET（TFET）、机械式开关及碰撞电离FET等多种晶体管。
其中，研究最为活跃的是隧道FET。这种器件是利用电子的带间隧道效应使晶体管工作的，其实现手段（材料）有很多种，在IEDM 2014上，有3篇论文涉及只使用Si的隧道FET，有1篇论文涉及Ge/Si类隧道FET，有2篇论文涉及III-V化合物半导体类隧道FET，有1篇论文涉及二维材料类隧道FET。
隧道FET（TFET）的工作原理（东芝的资料）
隧道FET的实用化的关键是提高与CMOS工艺技术的兼容性。能够利用业界长年积累的CMOS工艺技术制造的隧道FET的开发机器性能改善也在加紧进行中。在IEDM 2014上，日本产业技术综合研究所（产综研）公开了使用CMOS工艺实现n型及p型隧道FET的成果。
虽然隧道FET的研究由大学和研究机构主导，但企业也非常关注。态度积极的企业之一就是东芝。该公司于2014年9月与产综研合作研究出可用CMOS工艺制造的高性能隧道FET，已在于日本筑波市举办的半导体器件技术国际会议“SSDM 2014”上发布（参阅本站报道）。该公司计划2017年投产采用隧道FET的超低功耗MCU。
作为新一代晶体管技术的有力候补之一，半导体巨头英特尔也在致力于隧道FET的实用化。该公司在SSDM 2014上发表了题为“Tunnel-FET Transistors for 13nm Gate-Length and Beyond”的演讲。可以看出，英特尔也已将TFET视为10nm以后工艺技术的候选。
链接china.nikkeibp.com.cn/news/semi/73408-201501261612.html降低半导体集成电路（LSI）功耗的最有效方法是降低基本元件——晶体管的电源电压（工作电压）。因为晶体管的功耗与电源电压的平方成正比。
伴随着微细化的发展，现在的晶体管（MOSFET）的电源电压已经有所降低，但仍很难实现在远低于0.5V的极低电压下工作。原因之一是，从工作原理上讲，无法在室温下将S因子（亚阈值斜率），也就是相对于栅极电压的电流的上升坡度降到60mV/位以下。S因子越小，电流上升坡度越大，越容易降低电源电压。
最近，为克服上述MOSFET的极限，利用不同于MOSFET的元件结构和工作原理，将S因子降至60mV/位以下的技术开发逐渐兴起。这种旨在实现极低电压下工作的晶体管技术统称为“陡坡晶体管”（steep slope devices），意思是电流坡度陡峭的晶体管。将该技术用于使用电池驱动的移动产品、可穿戴设备及传感器网络终端等领域，有望将功耗降至MOSFET难以实现的水平。
电流上升坡度陡峭（东芝的资料）
东芝计划2017年量产
在2014年12月于美国举行的半导体器件技术国际会议“IEDM 2014”上，发布了很多有关陡坡晶体管的研究成果。这方面共发表了11篇论文，涉及到隧道FET（TFET）、机械式开关及碰撞电离FET等多种晶体管。
其中，研究最为活跃的是隧道FET。这种器件是利用电子的带间隧道效应使晶体管工作的，其实现手段（材料）有很多种，在IEDM 2014上，有3篇论文涉及只使用Si的隧道FET，有1篇论文涉及Ge/Si类隧道FET，有2篇论文涉及III-V化合物半导体类隧道FET，有1篇论文涉及二维材料类隧道FET。
隧道FET（TFET）的工作原理（东芝的资料）
隧道FET的实用化的关键是提高与CMOS工艺技术的兼容性。能够利用业界长年积累的CMOS工艺技术制造的隧道FET的开发机器性能改善也在加紧进行中。在IEDM 2014上，日本产业技术综合研究所（产综研）公开了使用CMOS工艺实现n型及p型隧道FET的成果。
虽然隧道FET的研究由大学和研究机构主导，但企业也非常关注。态度积极的企业之一就是东芝。该公司于2014年9月与产综研合作研究出可用CMOS工艺制造的高性能隧道FET，已在于日本筑波市举办的半导体器件技术国际会议“SSDM 2014”上发布（参阅本站报道）。该公司计划2017年投产采用隧道FET的超低功耗MCU。
作为新一代晶体管技术的有力候补之一，半导体巨头英特尔也在致力于隧道FET的实用化。该公司在SSDM 2014上发表了题为“Tunnel-FET Transistors for 13nm Gate-Length and Beyond”的演讲。可以看出，英特尔也已将TFET视为10nm以后工艺技术的候选。
链接china.nikkeibp.com.cn/news/semi/73408-201501261612.html
伴随着微细化的发展，现在的晶体管（MOSFET）的电源电压已经有所降低，但仍很难实现在远低于0.5V的极低电压下工作。原因之一是，从工作原理上讲，无法在室温下将S因子（亚阈值斜率），也就是相对于栅极电压的电流的上升坡度降到60mV/位以下。S因子越小，电流上升坡度越大，越容易降低电源电压。
最近，为克服上述MOSFET的极限，利用不同于MOSFET的元件结构和工作原理，将S因子降至60mV/位以下的技术开发逐渐兴起。这种旨在实现极低电压下工作的晶体管技术统称为“陡坡晶体管”（steep slope devices），意思是电流坡度陡峭的晶体管。将该技术用于使用电池驱动的移动产品、可穿戴设备及传感器网络终端等领域，有望将功耗降至MOSFET难以实现的水平。
电流上升坡度陡峭（东芝的资料）
东芝计划2017年量产
在2014年12月于美国举行的半导体器件技术国际会议“IEDM 2014”上，发布了很多有关陡坡晶体管的研究成果。这方面共发表了11篇论文，涉及到隧道FET（TFET）、机械式开关及碰撞电离FET等多种晶体管。
其中，研究最为活跃的是隧道FET。这种器件是利用电子的带间隧道效应使晶体管工作的，其实现手段（材料）有很多种，在IEDM 2014上，有3篇论文涉及只使用Si的隧道FET，有1篇论文涉及Ge/Si类隧道FET，有2篇论文涉及III-V化合物半导体类隧道FET，有1篇论文涉及二维材料类隧道FET。
隧道FET（TFET）的工作原理（东芝的资料）
隧道FET的实用化的关键是提高与CMOS工艺技术的兼容性。能够利用业界长年积累的CMOS工艺技术制造的隧道FET的开发机器性能改善也在加紧进行中。在IEDM 2014上，日本产业技术综合研究所（产综研）公开了使用CMOS工艺实现n型及p型隧道FET的成果。
虽然隧道FET的研究由大学和研究机构主导，但企业也非常关注。态度积极的企业之一就是东芝。该公司于2014年9月与产综研合作研究出可用CMOS工艺制造的高性能隧道FET，已在于日本筑波市举办的半导体器件技术国际会议“SSDM 2014”上发布（参阅本站报道）。该公司计划2017年投产采用隧道FET的超低功耗MCU。
作为新一代晶体管技术的有力候补之一，半导体巨头英特尔也在致力于隧道FET的实用化。该公司在SSDM 2014上发表了题为“Tunnel-FET Transistors for 13nm Gate-Length and Beyond”的演讲。可以看出，英特尔也已将TFET视为10nm以后工艺技术的候选。
链接china.nikkeibp.com.cn/news/semi/73408-201501261612.html降低半导体集成电路（LSI）功耗的最有效方法是降低基本元件——晶体管的电源电压（工作电压）。因为晶体管的功耗与电源电压的平方成正比。
伴随着微细化的发展，现在的晶体管（MOSFET）的电源电压已经有所降低，但仍很难实现在远低于0.5V的极低电压下工作。原因之一是，从工作原理上讲，无法在室温下将S因子（亚阈值斜率），也就是相对于栅极电压的电流的上升坡度降到60mV/位以下。S因子越小，电流上升坡度越大，越容易降低电源电压。
最近，为克服上述MOSFET的极限，利用不同于MOSFET的元件结构和工作原理，将S因子降至60mV/位以下的技术开发逐渐兴起。这种旨在实现极低电压下工作的晶体管技术统称为“陡坡晶体管”（steep slope devices），意思是电流坡度陡峭的晶体管。将该技术用于使用电池驱动的移动产品、可穿戴设备及传感器网络终端等领域，有望将功耗降至MOSFET难以实现的水平。
电流上升坡度陡峭（东芝的资料）
东芝计划2017年量产
在2014年12月于美国举行的半导体器件技术国际会议“IEDM 2014”上，发布了很多有关陡坡晶体管的研究成果。这方面共发表了11篇论文，涉及到隧道FET（TFET）、机械式开关及碰撞电离FET等多种晶体管。
其中，研究最为活跃的是隧道FET。这种器件是利用电子的带间隧道效应使晶体管工作的，其实现手段（材料）有很多种，在IEDM 2014上，有3篇论文涉及只使用Si的隧道FET，有1篇论文涉及Ge/Si类隧道FET，有2篇论文涉及III-V化合物半导体类隧道FET，有1篇论文涉及二维材料类隧道FET。
隧道FET（TFET）的工作原理（东芝的资料）
隧道FET的实用化的关键是提高与CMOS工艺技术的兼容性。能够利用业界长年积累的CMOS工艺技术制造的隧道FET的开发机器性能改善也在加紧进行中。在IEDM 2014上，日本产业技术综合研究所（产综研）公开了使用CMOS工艺实现n型及p型隧道FET的成果。
虽然隧道FET的研究由大学和研究机构主导，但企业也非常关注。态度积极的企业之一就是东芝。该公司于2014年9月与产综研合作研究出可用CMOS工艺制造的高性能隧道FET，已在于日本筑波市举办的半导体器件技术国际会议“SSDM 2014”上发布（参阅本站报道）。该公司计划2017年投产采用隧道FET的超低功耗MCU。
作为新一代晶体管技术的有力候补之一，半导体巨头英特尔也在致力于隧道FET的实用化。该公司在SSDM 2014上发表了题为“Tunnel-FET Transistors for 13nm Gate-Length and Beyond”的演讲。可以看出，英特尔也已将TFET视为10nm以后工艺技术的候选。
链接china.nikkeibp.com.cn/news/semi/73408-201501261612.html
数字和模拟越走差别越大…
实现极低电压下工作的晶体管技术
有前途 性能早够用了 发展重点应该转向了
有前途 性能早够用了 发展重点应该转向了