超级军网外电报道中科院计算技术研究所(ICT)于9月8日展示了32纳 ...
来源：百度文库 编辑：超级军网 时间：2024/05/01 05:17:13
北京时间9月8日，根据INQUIRER报道，中国计算技术研究所(ICT)在北京展示了新的处理器，并希望在未来15年内能够赶超英特尔。
据介绍，Longson(龙芯)3B八核服务器处理器这几年都停留在65nm制程工艺，未来将会提升至32nm并进一步实现28nm制程工艺。
新龙芯处理器不仅在工艺制程上获得进步，而且也在L3缓存上有改进。原有的龙芯3B拥有256KB的L2缓存(每个核心)，而在32nm的3B处理器上的L3缓存将达到8MB。主频也将提升到1.3GHz，热功耗设计也将进一步得到降低。
与此同时，ICT还积极参与了ISA中国指令集架构的定义工作。中国ISA的目的并不是为了排斥与国外的竞争，而是为了在一个统一的架构平台上更好地使用国内资源。
ISA将有助于简化编译器和系统开发，其目的是联合国内不同的ISA以更好地利用资源，并形成与ARM、SPARC和x86、MIPS进行抗争。
北京时间9月8日，根据INQUIRER报道，中国计算技术研究所(ICT)在北京展示了新的处理器，并希望在未来15年内能够赶超英特尔。
据介绍，Longson(龙芯)3B八核服务器处理器这几年都停留在65nm制程工艺，未来将会提升至32nm并进一步实现28nm制程工艺。
新龙芯处理器不仅在工艺制程上获得进步，而且也在L3缓存上有改进。原有的龙芯3B拥有256KB的L2缓存(每个核心)，而在32nm的3B处理器上的L3缓存将达到8MB。主频也将提升到1.3GHz，热功耗设计也将进一步得到降低。
与此同时，ICT还积极参与了ISA中国指令集架构的定义工作。中国ISA的目的并不是为了排斥与国外的竞争，而是为了在一个统一的架构平台上更好地使用国内资源。
ISA将有助于简化编译器和系统开发，其目的是联合国内不同的ISA以更好地利用资源，并形成与ARM、SPARC和x86、MIPS进行抗争。
那个所谓的龙芯3C就是龙芯3B改进版，主频只达到了1.3GHZ，而不是原先计算所规划的1.5GHZ
链接页面已经被删除。难道是假新闻？
ISA中国指令集架构
这个，很有意义；
期望以后的国产芯片都事先兼容这个东西；
还希望包括有CPU、DSP、GPU及其他分支集。
这个，很有意义；
期望以后的国产芯片都事先兼容这个东西；
还希望包括有CPU、DSP、GPU及其他分支集。
龙芯 3C芯片规格
主频
1.2GHz 以上
核心个数
8
处理器核
64 位超标量处理器核；
支持 MIPS64 指令集；
支持 LISA64 指令集；
支持 LISA64v 指令集；
9 级超流水线结构；
四发射乱序执行结构；
2 个定点单元、2 个向量单元和 1 个访存单元
高速缓存
每个处理器核包含 64KB 私有一级指令缓存和 64KB 私有一级数据缓存；
每个处理器核包含 128KB 非包含（exclusive）二级缓存；
所有处理器核共享 8MB 三级缓存；
内存控制器
2 个 64 位 DDR2/3-1600 控制器；
支持 ECC 校验
高速 I/O
2 个 HyperTransport 控制器；
支持两个处理器数据一致性互连（CC-NUMA）
其它 I/O
1 个 PCI 接口；
1 个 LPC、1 个 SPI、2 个 UART、16 个 GPIO 接口
制造工艺
32nm CMOS 工艺
封装
40mm*40mm BGA 封装，1121 个引脚，与龙芯 3A/3B 引脚兼容
功耗管理
支持主要模块（CPU、DDR、HT）时钟动态关闭；
支持处理器核动态降频
典型功耗
<30W@1.2GHz
龙芯 3C芯片规格
主频
1.2GHz 以上
核心个数
8
处理器核
64 位超标量处理器核；
支持 MIPS64 指令集；
支持 LISA64 指令集；
支持 LISA64v 指令集；
9 级超流水线结构；
四发射乱序执行结构；
2 个定点单元、2 个向量单元和 1 个访存单元
高速缓存
每个处理器核包含 64KB 私有一级指令缓存和 64KB 私有一级数据缓存；
每个处理器核包含 128KB 非包含（exclusive）二级缓存；
所有处理器核共享 8MB 三级缓存；
内存控制器
2 个 64 位 DDR2/3-1600 控制器；
支持 ECC 校验
高速 I/O
2 个 HyperTransport 控制器；
支持两个处理器数据一致性互连（CC-NUMA）
其它 I/O
1 个 PCI 接口；
1 个 LPC、1 个 SPI、2 个 UART、16 个 GPIO 接口
制造工艺
32nm CMOS 工艺
封装
40mm*40mm BGA 封装，1121 个引脚，与龙芯 3A/3B 引脚兼容
功耗管理
支持主要模块（CPU、DDR、HT）时钟动态关闭；
支持处理器核动态降频
典型功耗
<30W@1.2GHz
并希望在未来15年内能够赶超英特尔:D
一点一点进步！！！
独立架构才是硬道理 ISA 加油
这次是意法还是台积电啊 国内制程不给力啊
15年内能赶上已经很不错了。。
15年 英特尔都不玩硅了 太慢了 要想赶超在传统硅芯片是没戏了 只要能在国内市场分一杯羹就不错了 得大力研发下一代芯片
15年 英特尔都不玩硅了 太慢了 要想赶超在传统硅芯片是没戏了 只要能在国内市场分一杯羹就不错了 得大力研发下一代芯片
8mb，很高了
中国isa 怎么不考虑深圳的upu架构和北大众志的架构呢 这才是自己的架构啊
绿林奸汉 发表于 2012-9-14 17:30 
ISA中国指令集架构
这个，很有意义；
ISA中国指令集架构，至今还是个谜
ISA中国指令集架构
这个，很有意义；
ISA中国指令集架构，至今还是个谜