我最近真是吃饱撑着了，空版刚吵完，又去FY打脸鸟

来源：百度文库编辑：超级军网时间：2024/04/29 16:27:43

http://www.fyjs.cn/bbs/read.php?tid=333834&page=3&fpage=1

我真的是太贱了http://www.fyjs.cn/bbs/read.php?tid=333834&page=3&fpage=1

我真的是太贱了

阿姨精力充沛{:jian:}

额，阿姨能对这里面贵宾大狼的发言点评下吗？虽然是雷达射频方面的东西……
http://lt.cjdby.net/thread-1133742-2-3.html
特别是“必要时甚至可借助频率能量合成对敌方的射频源实施半永久性的硬杀伤”。贵宾用了很多华丽的辞藻来形容，然而根本就没做技术上的说明，个人对此深表怀疑……

看看图片就够了，偶尔瞅一眼某几个ID爆料。争论的一律无视

阿姨不会这么寂寞吧

只对吃桃子有兴趣{:jian:}

yigua 发表于 2011-5-12 17:55

FPGA可以用来验证时序的，尽管非主流了点，你回复的那个人说错了，但我们可以无视

qweasd1234 发表于 2011-5-12 17:24

不要理它，从飞杨思春洞出来的，那里没有正常思考的人

扶栏躲鹿发表于 2011-5-12 19:14
要不偏不倚嘛。
一般而言FPGA主要是进行功能验证的。时序验证我确实没有听说过，因为印象里FPGA的整体频率跑的不是很高，如果要上个G就很难了（不排除有高端的FPGA）。

yigua 发表于 2011-5-12 19:17

富士康以前用赛灵思做过时序研证……

扶栏躲鹿发表于 2011-5-12 19:22
好吧，孤陋寡闻了。
不过问一下当时使用的频率是多少？

yigua 发表于 2011-5-12 19:57

这事忒早了，频率的话好像不高，真不知道怎么做的

yigua 发表于 2011-5-12 19:57

用ModelSim验证了一下一个HDL文件的时序仿真。。。。。。。。其实功能仿真不涉及硬件特性，时序仿真是提取了一些东西的延迟等时序参数搞的后仿真而已

88区外的水太深，88区内的技术含量太高。。。盲流日子难过啊。。。

LPC2103 发表于 2011-5-12 21:07
功能仿真是仿真硬件功能特性的。比如要验证一个SoC系统的功能，起操作系统啥的，纯粹的使用RTL模拟太慢了，而且很难做较为全面的覆盖和系统级别的测试。所以才使用FPGA啊。
时序验证也可以分为RTL设计之后，网表验证，P&R之后等几个步骤。主要看看有没有timing violation之类的。与功能验证差别比较大的。

看不懂

嘛嘛，扯的有点太远了。简单的说，功能验证就是看CPU设计的对不对，有没有bug。时序验证就是看CPU能跑多快，是1G还是2G。

yigua 发表于 2011-5-12 21:31

FPGA的功能仿真是仅对逻辑功能进行测试模拟啊，仿真过程是没有加入时序信息的，本来就是一个相对初步的仿真验证，而时序仿真和时序分析怎么也得在仿真网表之后呀，要不怎么做呢？

LPC2103 发表于 2011-5-12 21:48
是啊，所以我很奇怪为啥FPGA能够进行时序验证………………
不过那个验证也不算初步了，怎么着也算是挺靠后的验证了

LPC2103 发表于 2011-5-12 21:48
另外其实可以在初步的RTL编码之后使用DC等工具进行时序预评估，对于初步判断设计是否能够满足规格要求，降低后端设计难度，减少设计迭代很有好处。

你仿真的时候放大细节看波形时序，功能仿真的结果是没有延迟的，而时序仿真是有延迟的

LPC2103 发表于 2011-5-12 21:59
我们说的没有矛盾啊。
只是在RTL情况下，使用综合工具，可以初步评估时序特性。

yigua 发表于 2011-5-12 21:51

实际上功能仿真和时序仿真其实并没有像书上写的那么的差别大，打个比方，Modelsim就可以对Q II生成的IPCORE和HDL同时进行功能仿真和时序仿真，差别体现在编译结果的不同和是否加入了.sdo文件，所以我想当时富士康真那么做的时候倒也没有我们想的那么难

yigua 发表于 2011-5-12 22:04

好吧，我想说的其实RTL仿真有很多时候其实结果和功能仿真是一样的

关键在于时序验证的话，如果是ASIC流程，那么应该以最后的版图提取参数对网表进行时序反标的结果为准。FPGA综合流程和ASIC综合流程是不同的，毕竟后者还涉及工艺库的问题。所以真要用FPGA验证时序，我猜要么是确定一个至少能够达到的最低限频率，要么是用于一些标准输入输出接口的功能-时序验证，或者干脆走的就是FPGA生产流程，不走ASIC…………

好吧，我想说的其实RTL仿真有很多时候其实结果和功能仿真是一样的
LPC2103 发表于 2011-5-12 22:15

RTL模拟（simulation）是整个验证过程中功能验证的一个步骤。只是单纯拿RTL模拟规模很难整的很大。这时候FPGA就是好帮手了。不过FPGA难以debug………………
理论上讲只要服务器够牛，设计从头到尾完全不用FPGA是可能的。ms有一家大公司以前就是那么干的。但是FPGA速度快，所以和RTL模拟是相结合的，所谓男女搭配，干活不累…………

好吧，我想说的其实RTL仿真有很多时候其实结果和功能仿真是一样的
LPC2103 发表于 2011-5-12 22:15

yigua 发表于 2011-5-12 22:19

也许你真的把问题想复杂了，如果要提供的内时钟频率是25kHz的话

yigua 发表于 2011-5-12 21:40

这话我不能认同，前者是看输入输出的对不对，后者那就相当复杂了

yigua 发表于 2011-5-12 22:22

好吧，其实我N久就没搞过寄存器传输(大家都叫RTL，国粹沦亡）仿真这东西了，搞的一直是纯软件模拟，纯的代码

LPC2103 发表于 2011-5-12 22:30
其实前者也非常复杂，在下恰好是搞前端设计/验证的…………

看咱们88区的讨论多么和谐，为什么外面就不能和我们这样友好而热烈？因为天下漫友是一家

LPC2103 发表于 2011-5-12 22:25
这个频率比一般RTC晶振频率还低啊！…………好吧我想复杂了

LPC2103 发表于 2011-5-12 22:41
不觉得我们讨论的东西其实不合适放在88区吗？

yigua 发表于 2011-5-12 22:43

这叫恶意卖萌

88区才是真正的乌托邦。。。

太闲了……

qweasd1234 发表于 2011-5-12 17:24
米格25的雷达可以烤熟200米外的兔子···

猫失前爪发表于 2011-5-13 01:49

我们知道，其实这是另一个位面的mig-25和兔子间的故事……

qweasd1234 发表于 2011-5-13 02:49

错，烤的是电子宠物兔子···

民工围观各种高端人才讨论

我最近真是吃饱撑着了，空版刚吵完，又去FY打脸鸟我承认我吃饱了撑着吃饱了撑着找K 吃饱了撑的吃饱了撑的！吃饱了撑的最近又去了一次平台，问了问05 今天吃饱撑着，居然第一次买了彩票。吃饱了撑着无事吐槽核平东京，不合格版帮移版我了个去！埃及现在真是太重口了！我了个去，国产电视剧真是无敌了我又要发图了......F-104