频率是个大问题,为什么国产桌面级CPU都频率很低

来源:百度文库 编辑:超级军网 时间:2024/03/29 19:43:00
目前的几家国产桌面级CPU,除了中晟宏芯的CP1能到4.0ghz 频率外。
其他的几家都是频率很少超过1.5g。

而现在的intel.amd主流的桌面CPU频率都在3~4.5g 频率。
目前的几家国产桌面级CPU,除了中晟宏芯的CP1能到4.0ghz 频率外。
其他的几家都是频率很少超过1.5g。

而现在的intel.amd主流的桌面CPU频率都在3~4.5g 频率。
SW的U是1.6G的
其实16核心的U做到频率1.6G也就不错了,intel志强16核心左右的U也就2.0+G。申威1610就是1.6G,申威1621也应该是1.6G的。但是4核心的U频率的确太低
坛友不是说是人工优化问题,说我们的工程师少没有经验,这方面连农企都是被intel吊打
流水线长短?
工艺瓶颈?

流水线长短?
工艺瓶颈?
后端设计力量弱
scxtx 发表于 2016-2-22 10:35
后端设计力量弱
门外汉求科普:“后端”具体指哪些内容?
HhJjKcScS 发表于 2016-2-22 10:36
门外汉求科普:“后端”具体指哪些内容?
后端一版指版图。一个芯片前端设计通常指用语言的方式,把芯片功能描述出来,后面一半的工作就是把这个芯片变成可以生产的版图,之后就是光罩厂把版图变成光罩,芯片厂用光罩可以生产芯片了
逻辑部分设计很好 物理电路优化和底层库开发都差很多
这个是要时间积累的  不着急  慢慢总会上来的
当年一片废墟都这么过来了  何况现在欣欣向荣
  当年P4出来的时候,1.7G的比不上1.1G的图拉丁
ayanamei 发表于 2016-2-22 11:47
逻辑部分设计很好 物理电路优化和底层库开发都差很多
这个是要时间积累的  不着急  慢慢总会上来的
当年 ...
赞同,从我第一次开始接触工业级代码就是这么个看法,后来问了一下龙芯那边的人也是这么说。

说工艺我不懂,说EDA不如人,我也服气,说逻辑设计有什么不行,还就真不信这个邪。

同一个queue/buffer,眼睁睁看着一个define depth 16,明知道depth 32/64性能好,为什么开不到32,不就改一行代码的事情? 还是后端差距大,前端跟着遭殃。
ayanamei 发表于 2016-2-22 11:47
逻辑部分设计很好 物理电路优化和底层库开发都差很多
这个是要时间积累的  不着急  慢慢总会上来的
当年 ...
不光是时间,主要还是看投入。
后端工艺每升级一次制程节点都会引入大量全新的规则。升级两三次基本就把原来的方法论全废掉了。
所以光靠时间积累是没用的,还是要靠资金投入,时间窗口内投入大量人力才行(当然你要能找得到那么多人)。