天河2A的GPDSP

自我感觉：其实跟AMD的APU很类似

声明：
所有信息来自于一个专利申请：
公开号：CN103714039 A
专利申请号：CN 201310725118
发明者：陈书明, 杨学军, 万江华, 刘仲, 陈海燕, 郭阳
申请人：中国人民解放军国防科学技术大学


http://www.google.com/patents/CN103714039A?cl=zh


【一、数字信号处理器(Digital Signal Processor简称DSP)】
DSP作为一种典型的嵌入式微处理器目前已经被广泛应用于各种嵌入式系统中。尽管当前DSP的体系结构在计算和控制上具有了与中央处理器(CPU)同质的许多特征,但是一般认为以下是DSP区别于CPU的基本特征:
1） 计算能力强,关注实时计算胜于关注控制和事务处理;
2）对于典型信号处理有专门硬件支持,如乘加运算、线性寻址;
3）嵌入式微处理器的共性特征:地址和指令通路不多于32位,多数数据通路不多于32位;非精确中断;短期离线调试、长期在线驻留运行的程序工作方式(而非通用CPU调试即运行的方法);
4）集成外设接口以快速外设为主,特别利于在线收发高速AD/DA数据,也支持DSP间高速直连。


【二、DSP用作通用科学计算时存在的问题】
DSP用作通用科学计算时存在如下几个问题:
1）位宽小,使得计算精度和寻址空间不足。通用科学计算应用至少需要64位精度;
2）缺乏任务管理、文件控制、进程调度、中断管理等软硬件支持,或者说缺乏操作系统(OS)硬件环境,给通用、多道计算任务管理带来不便;
3）缺乏统一的高级语言编程模式支持,对多核、向量、数据并行等的支持基本依靠汇编程序编程,不便于通用编程;
4）不支持本地宿主的程序调试模式,仅依靠它机交叉调试仿真。


【三、GPDSP构成】
通用计算数字信号处理器,包括:
1）CPU核单元,包含至少一个CPU核,所述CPU核用于负责包括存储管理、文件控制、进程调度、中断管理任务在内的通用事务管理以及提供对通用操作系统的完整支持;
2）DSP核单元,包含至少一个用于提供对64位运算以及操作系统微内核支持的DSP核; 多层次互连结构,用于连接CPU核与DSP核,为CPU核与DSP核之间提供用于任务调度、启动停止以及同步操作的快速细粒度通信以及通过高速DMA方式实现大粒度的数据通信;片内共享存储阵列,用于为CPU核与DSP核提供高带宽供数支持,并提供包含数据失效和更新在内的硬件直接支持的原子操作来支持高速缓存一致性操作;
3）片外存储接口,用于为CPU核与DSP核实现片外存储扩展;
第一高速输入输出接口,用于实现CPU核的外部数据交换;
第二高速输入输出接口,用于实现DSP核的外部数据交换;
4）片间直连接口,用于支持通用计算数字信号处理器之间的片间直连;
5）核间同步装置,用于提供DSP核间硬件同步机制以支持多核间的同步操作,某个DSP核通过核间同步装置使得其它需要该核新数据的DSP核等待,该DSP核产生新数据并通过数据回写机制写回到片内共享存储阵列,该DSP核21通过核间同步装置使得其它需要该核新数据的DSP核继续运行,其它需要该核新数据的DSP核通过数据作废机制确保没有旧的数据并从片内共享存储阵列中读取新的数据;


【四、GPDSP效果】
1、本发明包括CPU核单元,DSP核单元,多层次互连结构、片内共享存储阵列、片外存储接口、第一高速输入输出接口、第二高速输入输出接口、片间直连接口和同步装置,CPU核与DSP核分别通过多层次互连结构相连形成异构多核的紧密耦合结构与组织方式,CPU核与DSP核之间通过多层次互联机制实现程序控制与数据处理紧密耦合的协作方式:一方面CPU核与DSP核之间设置快速的控制通路以及寄存器级的数据通路,高效支持具有细粒度、强实时性特点的控制与数据交互(如任务调度、启动停止、CPU核与DSP核间的协同程序跳转以及快速同步等);另一方面CPU核与DSP核之间通过直接存储器存取(DMA)通道以及共享存储的方式实现大粒度的数据通信与共享,因此本发明能够从不同的层次上实现了 CPU核与DSP核间的紧密协同配合,将嵌入式信号处理与通用科学计算相结合,既保持DSP嵌入式信号处理中的高度实时计算和低功耗的优点,又实现对通用科学计算的精度和通用性的支持。


2、本发明的DSP核单元包含至少一个用于提供对64位运算以及操作系统微内核支持的DSP核,适合科学计算精度与地址空间的宽数位DSP核结构与组织方式。通过将DSP核的指令、数据位宽64位以上,地址总线40位以上,从而能够支持64位双精度浮点和64位定点算术逻辑计算,特别是支持64位双精度浮点、定点乘加操作,采用包含至少64位位宽的通用寄存器文件和数据总线的数据通路支持高效的数据供给,通过对64位运算的支持,可以实现对计算精度和寻址空间的大幅提升。


3、本发明融合DSP基本特征与通用计算的控制要求,通过CPU核用于负责包括存储管理、文件控制、进程调度、中断管理任务在内的通用事务管理以及提供对通用操作系统的完整支持,通过DSP核提供对64位运算以及对仅具有任务调度以及存储管理等基本功能的操作系统微内核支持,在DSP核中实现对复杂流控结构的适度支持,包括提供对限制向量阵列处理效率的分支指令的支持;提供对OS的多层次、可裁剪的支持方案,支持在片上存储阵列中提供对诸如数据失效、更新等Cache —致性机制的适度支持,采取软件、硬件协同配合的高速缓存的一致性方案,使得本发明能够实现对操作系统的多层次支持,明显提高了本发明对任务管理、文件控制、进程调度、中断管理的软硬件支持,方便了通用任务调度操作,与此同时,多层次的支持方案也带来了硬件实现的灵活性


4、本发明能够支持GPDSP结构的统一并行编程方法,通过编译指导语句描述CPU核间的线程级并行、多DSP核间的任务级并行、CPU核与DSP核之间的线程级并行与同步,并分别标识CPU核与DSP核的代码,在统一的编译框架中分别调用CPU和DSP编译器编译不同的计算代码,并统一链接为单芯片的可执行代码,实现GPDSP中多线程自动并行和向量化的统一并行编程,有利于增强高级语言编程特别是对多核、向量运算阵列等并行资源的开发效率,具有通用性和易用性好、应用范围广的优点。


5、本发明进一步包括JTAG调试接口和PCIE接口,DSP核还包括一个可访问DSP核内程序员可见的所有存储器及寄存器的仿真调试部件,仿真调试部件通过内部总线分别与JTAG调试接口、PCIE接口、CPU核单元相连,既提供本地CPU宿主调试、又同时保持它机交叉仿真调试的调试结构与设计方法,因此能够实现它机宿主与DSP核之间地址资源(诸如寄存器、存储器等资源)准确、高速访问机制,实现对DSP运行状态的准确获取,方便实现对操作系统微内核资源的查看和修改等高级调试,具有调试功能方便且快捷高效的优点。


【五、GPDPS编程】
支持对GPDSP结构进行统一并行编程,具体实现方法是在标准的OpenMP并行编程方法基础上,通过扩充若干DSP编译指导语句,实现对CPU+DSP异构多核处理器中多线程自动并行和向量化的统一并行编程,通过编译指导语句描述CPU核间的线程级并行、多DSP核间的任务级并行、CPU核与DSP核之间的线程级并行与同步,并分别标识CPU核与DSP核的代码,在统一的编译框架中分别调用CPU和DSP编译器编译不同的计算代码,并统一链接为单芯片的可执行代码,实现多线程自动并行和向量化的统一并行编程。如图5所示,本实施例支持的通用计算数字信号处理器的统一并行编程方法的详细步骤如下:
1)程序员使用标准编程语言和语法(如标准C/C++语法)编写应用程序,同时在要求CPU核单元多线程并行执行的语句块前插入OpenMP编译指导语句、在要求DSP核单元执行计算的语句块前插入DSP编译指导语句;
2)在编译应用程序时,OpenMP编译指导语句指导CPU编译器实现多线程自动并行化,DSP编译指导语句指导DSP编译器实现DSP核端的向量化代码编译;
3) CPU端编译器工具对CPU端的目标代码和DSP端的目标代码进行统一编译和链接,最终输出可用于通用计算数字信号处理器执行的可执行代码。


自我感觉：其实跟AMD的APU很类似

声明：
所有信息来自于一个专利申请：
公开号：CN103714039 A
专利申请号：CN 201310725118
发明者：陈书明, 杨学军, 万江华, 刘仲, 陈海燕, 郭阳
申请人：中国人民解放军国防科学技术大学


http://www.google.com/patents/CN103714039A?cl=zh


【一、数字信号处理器(Digital Signal Processor简称DSP)】
DSP作为一种典型的嵌入式微处理器目前已经被广泛应用于各种嵌入式系统中。尽管当前DSP的体系结构在计算和控制上具有了与中央处理器(CPU)同质的许多特征,但是一般认为以下是DSP区别于CPU的基本特征:
1） 计算能力强,关注实时计算胜于关注控制和事务处理;
2）对于典型信号处理有专门硬件支持,如乘加运算、线性寻址;
3）嵌入式微处理器的共性特征:地址和指令通路不多于32位,多数数据通路不多于32位;非精确中断;短期离线调试、长期在线驻留运行的程序工作方式(而非通用CPU调试即运行的方法);
4）集成外设接口以快速外设为主,特别利于在线收发高速AD/DA数据,也支持DSP间高速直连。


【二、DSP用作通用科学计算时存在的问题】
DSP用作通用科学计算时存在如下几个问题:
1）位宽小,使得计算精度和寻址空间不足。通用科学计算应用至少需要64位精度;
2）缺乏任务管理、文件控制、进程调度、中断管理等软硬件支持,或者说缺乏操作系统(OS)硬件环境,给通用、多道计算任务管理带来不便;
3）缺乏统一的高级语言编程模式支持,对多核、向量、数据并行等的支持基本依靠汇编程序编程,不便于通用编程;
4）不支持本地宿主的程序调试模式,仅依靠它机交叉调试仿真。


【三、GPDSP构成】
通用计算数字信号处理器,包括:
1）CPU核单元,包含至少一个CPU核,所述CPU核用于负责包括存储管理、文件控制、进程调度、中断管理任务在内的通用事务管理以及提供对通用操作系统的完整支持;
2）DSP核单元,包含至少一个用于提供对64位运算以及操作系统微内核支持的DSP核; 多层次互连结构,用于连接CPU核与DSP核,为CPU核与DSP核之间提供用于任务调度、启动停止以及同步操作的快速细粒度通信以及通过高速DMA方式实现大粒度的数据通信;片内共享存储阵列,用于为CPU核与DSP核提供高带宽供数支持,并提供包含数据失效和更新在内的硬件直接支持的原子操作来支持高速缓存一致性操作;
3）片外存储接口,用于为CPU核与DSP核实现片外存储扩展;
第一高速输入输出接口,用于实现CPU核的外部数据交换;
第二高速输入输出接口,用于实现DSP核的外部数据交换;
4）片间直连接口,用于支持通用计算数字信号处理器之间的片间直连;
5）核间同步装置,用于提供DSP核间硬件同步机制以支持多核间的同步操作,某个DSP核通过核间同步装置使得其它需要该核新数据的DSP核等待,该DSP核产生新数据并通过数据回写机制写回到片内共享存储阵列,该DSP核21通过核间同步装置使得其它需要该核新数据的DSP核继续运行,其它需要该核新数据的DSP核通过数据作废机制确保没有旧的数据并从片内共享存储阵列中读取新的数据;


【四、GPDSP效果】
1、本发明包括CPU核单元,DSP核单元,多层次互连结构、片内共享存储阵列、片外存储接口、第一高速输入输出接口、第二高速输入输出接口、片间直连接口和同步装置,CPU核与DSP核分别通过多层次互连结构相连形成异构多核的紧密耦合结构与组织方式,CPU核与DSP核之间通过多层次互联机制实现程序控制与数据处理紧密耦合的协作方式:一方面CPU核与DSP核之间设置快速的控制通路以及寄存器级的数据通路,高效支持具有细粒度、强实时性特点的控制与数据交互(如任务调度、启动停止、CPU核与DSP核间的协同程序跳转以及快速同步等);另一方面CPU核与DSP核之间通过直接存储器存取(DMA)通道以及共享存储的方式实现大粒度的数据通信与共享,因此本发明能够从不同的层次上实现了 CPU核与DSP核间的紧密协同配合,将嵌入式信号处理与通用科学计算相结合,既保持DSP嵌入式信号处理中的高度实时计算和低功耗的优点,又实现对通用科学计算的精度和通用性的支持。


2、本发明的DSP核单元包含至少一个用于提供对64位运算以及操作系统微内核支持的DSP核,适合科学计算精度与地址空间的宽数位DSP核结构与组织方式。通过将DSP核的指令、数据位宽64位以上,地址总线40位以上,从而能够支持64位双精度浮点和64位定点算术逻辑计算,特别是支持64位双精度浮点、定点乘加操作,采用包含至少64位位宽的通用寄存器文件和数据总线的数据通路支持高效的数据供给,通过对64位运算的支持,可以实现对计算精度和寻址空间的大幅提升。


3、本发明融合DSP基本特征与通用计算的控制要求,通过CPU核用于负责包括存储管理、文件控制、进程调度、中断管理任务在内的通用事务管理以及提供对通用操作系统的完整支持,通过DSP核提供对64位运算以及对仅具有任务调度以及存储管理等基本功能的操作系统微内核支持,在DSP核中实现对复杂流控结构的适度支持,包括提供对限制向量阵列处理效率的分支指令的支持;提供对OS的多层次、可裁剪的支持方案,支持在片上存储阵列中提供对诸如数据失效、更新等Cache —致性机制的适度支持,采取软件、硬件协同配合的高速缓存的一致性方案,使得本发明能够实现对操作系统的多层次支持,明显提高了本发明对任务管理、文件控制、进程调度、中断管理的软硬件支持,方便了通用任务调度操作,与此同时,多层次的支持方案也带来了硬件实现的灵活性


4、本发明能够支持GPDSP结构的统一并行编程方法,通过编译指导语句描述CPU核间的线程级并行、多DSP核间的任务级并行、CPU核与DSP核之间的线程级并行与同步,并分别标识CPU核与DSP核的代码,在统一的编译框架中分别调用CPU和DSP编译器编译不同的计算代码,并统一链接为单芯片的可执行代码,实现GPDSP中多线程自动并行和向量化的统一并行编程,有利于增强高级语言编程特别是对多核、向量运算阵列等并行资源的开发效率,具有通用性和易用性好、应用范围广的优点。


5、本发明进一步包括JTAG调试接口和PCIE接口,DSP核还包括一个可访问DSP核内程序员可见的所有存储器及寄存器的仿真调试部件,仿真调试部件通过内部总线分别与JTAG调试接口、PCIE接口、CPU核单元相连,既提供本地CPU宿主调试、又同时保持它机交叉仿真调试的调试结构与设计方法,因此能够实现它机宿主与DSP核之间地址资源(诸如寄存器、存储器等资源)准确、高速访问机制,实现对DSP运行状态的准确获取,方便实现对操作系统微内核资源的查看和修改等高级调试,具有调试功能方便且快捷高效的优点。


【五、GPDPS编程】
支持对GPDSP结构进行统一并行编程,具体实现方法是在标准的OpenMP并行编程方法基础上,通过扩充若干DSP编译指导语句,实现对CPU+DSP异构多核处理器中多线程自动并行和向量化的统一并行编程,通过编译指导语句描述CPU核间的线程级并行、多DSP核间的任务级并行、CPU核与DSP核之间的线程级并行与同步,并分别标识CPU核与DSP核的代码,在统一的编译框架中分别调用CPU和DSP编译器编译不同的计算代码,并统一链接为单芯片的可执行代码,实现多线程自动并行和向量化的统一并行编程。如图5所示,本实施例支持的通用计算数字信号处理器的统一并行编程方法的详细步骤如下:
1)程序员使用标准编程语言和语法(如标准C/C++语法)编写应用程序,同时在要求CPU核单元多线程并行执行的语句块前插入OpenMP编译指导语句、在要求DSP核单元执行计算的语句块前插入DSP编译指导语句;
2)在编译应用程序时,OpenMP编译指导语句指导CPU编译器实现多线程自动并行化,DSP编译指导语句指导DSP编译器实现DSP核端的向量化代码编译;
3) CPU端编译器工具对CPU端的目标代码和DSP端的目标代码进行统一编译和链接,最终输出可用于通用计算数字信号处理器执行的可执行代码。