超级军网更新DDS噪声杂散分析(引用自《数字阵列雷达和软件化雷达 ...
来源：百度文库 编辑：超级军网 时间：2024/04/26 07:05:13
在上次某帖子的讨论中(http://lt.cjdby.net/thread-1591740-1-1.html)，网友@eeyylx说DDS杂散问题严重，相位噪声也比PLL大，且DDS必须配合PLL才能发挥功能，LZ是个半桶水，啊不~~~~半桶水太抬举LZ了，LZ桶里面就那么几滴水，但是LZ很好奇心很严重，刚好运气比较好，在网上弄到了《数字阵列雷达和软件化雷达》这本书，作者是张明友（什么？你说这人是谁，我也不知道，不过百度了下好像这人是电子科大的教授，后来本来想找吴曼青院士的书，但是没找到），和自己的认识一起发出来希望能抛砖引玉。
好~~正文开始：
首先是概述
这里我们可以看到PLL的缺点是啥，那就是频率转化时间和频率分辨率的矛盾。
接下来是两个对比的图表
图表也确实是这样。（这里希望有人能给我科普下分频比和环路带宽是啥意思）
DDS工作原理是怎样的呢？
说实在话，完全看不懂这里。。。。。后面的DDS结构、分类、我也就跳过不贴了。
我们在前面的图表上知道了DDS有输出频谱杂散大、输出频率低的缺点，那怎么办呢？那就是接下来这里---基于DDS的频率合成技术
下面是DDS+PLL的详细介绍
DDS+DS的详细介绍
DDS性能参数分析
重点来了，相位噪声和杂散电平
从这里可以看出DDS本身工作机制的相位噪声问题是不大的，而DDS的内部集成工艺水平和外围电路及电源噪声才是大头。
这里看来可以通过合理参考时钟频率和输出频率来避免杂散的问题（不过这感觉有点绕过问题的感觉啊。。。。。。）
好了，今天先更到这里，下一课就是我们讨论的主题之一-------------DDS杂散和噪声的来源分析~~~~~~
------------------------------------------------------------------------------------------------------------------------
今天就更完DDS杂散和噪声来源分析这部分吧~~~~~
噪声与杂散源的概述
相位截断带来的杂散
这里也再次印证了之前38所论文所言-----当寻址位数M大于等于15时，相位截断误差所引入杂散可在工程中不予考虑。
幅度量化带来的噪声
DAC引入的误差
重点---DAC的非线性
从这里我们可以看出DAC的非线性是DDS杂散的最大来源，而时钟频率的提高，也使得杂散越严重，所以改善DAC的杂散抑制成为DDS关注的重点，可惜书上说我们至今为止仍未从数学上给出DAC的理论模型（这里大出我的意料之外！），很多研究都停留在经验上。
滤波器的特性
接下来是杂散抑制方法，这里我就不放出来了，到时候我放出下载大家自己看吧，我就贴个总结好了。
今天就到这里，下一回就是DDS在雷达中的作用~~~~
在上次某帖子的讨论中(http://lt.cjdby.net/thread-1591740-1-1.html)，网友@eeyylx说DDS杂散问题严重，相位噪声也比PLL大，且DDS必须配合PLL才能发挥功能，LZ是个半桶水，啊不~~~~半桶水太抬举LZ了，LZ桶里面就那么几滴水，但是LZ很好奇心很严重，刚好运气比较好，在网上弄到了《数字阵列雷达和软件化雷达》这本书，作者是张明友（什么？你说这人是谁，我也不知道，不过百度了下好像这人是电子科大的教授，后来本来想找吴曼青院士的书，但是没找到），和自己的认识一起发出来希望能抛砖引玉。
好~~正文开始：
首先是概述
概述.jpg (199.97 KB, 下载次数: 6)
下载附件 保存到相册
这里我们可以看到PLL的缺点是啥，那就是频率转化时间和频率分辨率的矛盾。
接下来是两个对比的图表
对比图表1.jpg (76.7 KB, 下载次数: 6)
下载附件 保存到相册
对比图表2.jpg (117.35 KB, 下载次数: 5)
下载附件 保存到相册
图表也确实是这样。（这里希望有人能给我科普下分频比和环路带宽是啥意思）
DDS工作原理是怎样的呢？
工作原理.jpg (146.6 KB, 下载次数: 6)
下载附件 保存到相册
说实在话，完全看不懂这里。。。。。后面的DDS结构、分类、我也就跳过不贴了。
我们在前面的图表上知道了DDS有输出频谱杂散大、输出频率低的缺点，那怎么办呢？那就是接下来这里---基于DDS的频率合成技术
基于DDS的频率合成技术.jpg (162.26 KB, 下载次数: 7)
下载附件 保存到相册
下面是DDS+PLL的详细介绍
DDS PLL.jpg (147.11 KB, 下载次数: 7)
下载附件 保存到相册
DDS+DS的详细介绍
DDS DS1.jpg (118.52 KB, 下载次数: 6)
下载附件 保存到相册
DDS DS2.jpg (153.56 KB, 下载次数: 4)
下载附件 保存到相册
DDS DS3.jpg (121.38 KB, 下载次数: 4)
下载附件 保存到相册
DDS性能参数分析
性能参数分析1.jpg (140.47 KB, 下载次数: 5)
下载附件 保存到相册
性能参数分析2.jpg (179.29 KB, 下载次数: 5)
下载附件 保存到相册
重点来了，相位噪声和杂散电平
性能参数分析3.jpg (150.06 KB, 下载次数: 5)
下载附件 保存到相册
从这里可以看出DDS本身工作机制的相位噪声问题是不大的，而DDS的内部集成工艺水平和外围电路及电源噪声才是大头。
杂散电平.jpg (141.37 KB, 下载次数: 6)
下载附件 保存到相册
这里看来可以通过合理参考时钟频率和输出频率来避免杂散的问题（不过这感觉有点绕过问题的感觉啊。。。。。。）
好了，今天先更到这里，下一课就是我们讨论的主题之一-------------DDS杂散和噪声的来源分析~~~~~~
------------------------------------------------------------------------------------------------------------------------
今天就更完DDS杂散和噪声来源分析这部分吧~~~~~
噪声与杂散源的概述
分析.jpg (134.92 KB, 下载次数: 6)
下载附件 保存到相册
相位截断带来的杂散
相位.jpg (115.71 KB, 下载次数: 5)
下载附件 保存到相册
相位1.jpg (157.58 KB, 下载次数: 7)
下载附件 保存到相册
相位2.jpg (39.59 KB, 下载次数: 5)
下载附件 保存到相册
这里也再次印证了之前38所论文所言-----当寻址位数M大于等于15时，相位截断误差所引入杂散可在工程中不予考虑。
幅度量化带来的噪声
幅度量化.jpg (148.15 KB, 下载次数: 5)
下载附件 保存到相册
DAC引入的误差
DAC1.jpg (102.15 KB, 下载次数: 5)
下载附件 保存到相册
重点---DAC的非线性
DAC2.jpg (189.9 KB, 下载次数: 5)
下载附件 保存到相册
DAC3.jpg (37.19 KB, 下载次数: 5)
下载附件 保存到相册
DAC4.jpg (92.71 KB, 下载次数: 6)
下载附件 保存到相册
DAC5.jpg (139.37 KB, 下载次数: 7)
下载附件 保存到相册
DAC6.jpg (75.28 KB, 下载次数: 6)
下载附件 保存到相册
从这里我们可以看出DAC的非线性是DDS杂散的最大来源，而时钟频率的提高，也使得杂散越严重，所以改善DAC的杂散抑制成为DDS关注的重点，可惜书上说我们至今为止仍未从数学上给出DAC的理论模型（这里大出我的意料之外！），很多研究都停留在经验上。
滤波器的特性
滤波器.jpg (101.42 KB, 下载次数: 4)
下载附件 保存到相册
接下来是杂散抑制方法，这里我就不放出来了，到时候我放出下载大家自己看吧，我就贴个总结好了。
总结.jpg (78.55 KB, 下载次数: 8)
下载附件 保存到相册
今天就到这里，下一回就是DDS在雷达中的作用~~~~
不明白楼主的意思。那个贴子里涉及频率合成的很多说法或者描述,都是似而非的。
这个论文正好证明了我对DDS提出的几点问题。
1.1：频率杂散大（这是很不专业的说法，行业说法叫谐波噪音）
1.2：工作频率低（如果没有和PLL，DS混合使用，DDS最多工作在1GHz左右）
DDS的优点在于任意波形的形成和高速的切换频率。
但是对于雷达性能来说最关键的指标还是频率和谐波。
1.1：频率杂散大（这是很不专业的说法，行业说法叫谐波噪音）
1.2：工作频率低（如果没有和PLL，DS混合使用，DDS最多工作在1GHz左右）
DDS的优点在于任意波形的形成和高速的切换频率。
但是对于雷达性能来说最关键的指标还是频率和谐波。
eeyylx 发表于 2013-5-18 23:11 ![]()
这个论文正好证明了我对DDS提出的几点问题。
1.1：频率杂散大（这是很不专业的说法，行业说法叫谐波噪 ...
别急，这还没完呢~~~~后面还有~~~~
这个论文正好证明了我对DDS提出的几点问题。
1.1：频率杂散大（这是很不专业的说法，行业说法叫谐波噪 ...
别急，这还没完呢~~~~后面还有~~~~
写这个文章的人离开一线科研岗位已经有很多年了。（2000年以后肯定没有直接做设计了）
硬伤比较多：
1）DDS价格低 （这绝对是开玩笑，为了每年几百颗，几千颗的芯片数量，我们几百号人，N个研究所来搞，单价几千几万）
2）混合型体积大，价格高（都可以用CMOS集成了，再差也可以用MCM多芯片模组技术）
3）DS PLL 等模拟器件使用大量非线性器件造成体积大，杂波过多。（90年代CMOS模拟电路兴起以后DS和PLL里面所有的
器件都可以集成在一个芯片之上，所以我们教科书上讲模拟电路体积大的缺点已经完全解决）
4) 用HBT砷化镓工艺做数字DDS，提高DDS频率。（放P，纯粹外行的话，目前的技术只能做到在GaAs芯片上放几十几百个晶体管，比如手机上的功率放大器PA，就是用GaAs做放大电路。只有几个管子。然后一个分立的CMOS芯片做包罗跟踪，功率探测，偏执电路）所以DDS只能用CMOS工艺和BiCMOS工艺来做。工艺上决定了DDS频率不可能做非常高。CMOS工艺的偏差非常大，比模拟芯片大得多，因此每一颗芯片的工艺一致性比模拟器件差！！！
总结：
直接DDS做雷达频率综合器简直就是悲剧，因为它的频率低，连L波段都够呛。谐波噪音大-致命的问题！
还有相位噪音-取决于芯片的工艺水品。由于DDS只能用CMOS工艺来做，CMOS的一致性差比模拟器件（HBT GaAs）差得多，所
以几乎是无解的。而且线宽越小，工艺杂散越大。几乎无解啊！
但是结合PLL和DS以后是非常好的频率综合器。但是从LZ给的图上看，DDS在混合频综里面实际上也是工作在非常低的频段，生成低频信号，然后用PLL和DS等模拟器件做上变频。
结论：所谓完全的数字式频率生成方法DDS根本不能直接用在雷达上（至少L波段）。只能是和PLL，DS等模拟器件结合以后才能发挥效能。所以14所所谓的全数字雷达就是忽悠，实际上就是把DDS放在了PLL里面提高了切换速度，波形生成的能力。
硬伤比较多：
1）DDS价格低 （这绝对是开玩笑，为了每年几百颗，几千颗的芯片数量，我们几百号人，N个研究所来搞，单价几千几万）
2）混合型体积大，价格高（都可以用CMOS集成了，再差也可以用MCM多芯片模组技术）
3）DS PLL 等模拟器件使用大量非线性器件造成体积大，杂波过多。（90年代CMOS模拟电路兴起以后DS和PLL里面所有的
器件都可以集成在一个芯片之上，所以我们教科书上讲模拟电路体积大的缺点已经完全解决）
4) 用HBT砷化镓工艺做数字DDS，提高DDS频率。（放P，纯粹外行的话，目前的技术只能做到在GaAs芯片上放几十几百个晶体管，比如手机上的功率放大器PA，就是用GaAs做放大电路。只有几个管子。然后一个分立的CMOS芯片做包罗跟踪，功率探测，偏执电路）所以DDS只能用CMOS工艺和BiCMOS工艺来做。工艺上决定了DDS频率不可能做非常高。CMOS工艺的偏差非常大，比模拟芯片大得多，因此每一颗芯片的工艺一致性比模拟器件差！！！
总结：
直接DDS做雷达频率综合器简直就是悲剧，因为它的频率低，连L波段都够呛。谐波噪音大-致命的问题！
还有相位噪音-取决于芯片的工艺水品。由于DDS只能用CMOS工艺来做，CMOS的一致性差比模拟器件（HBT GaAs）差得多，所
以几乎是无解的。而且线宽越小，工艺杂散越大。几乎无解啊！
但是结合PLL和DS以后是非常好的频率综合器。但是从LZ给的图上看，DDS在混合频综里面实际上也是工作在非常低的频段，生成低频信号，然后用PLL和DS等模拟器件做上变频。
结论：所谓完全的数字式频率生成方法DDS根本不能直接用在雷达上（至少L波段）。只能是和PLL，DS等模拟器件结合以后才能发挥效能。所以14所所谓的全数字雷达就是忽悠，实际上就是把DDS放在了PLL里面提高了切换速度，波形生成的能力。
鬼神 发表于 2013-5-18 23:17 ![]()
别急，这还没完呢~~~~后面还有~~~~
bring it on
别急，这还没完呢~~~~后面还有~~~~
bring it on
DDS的频率为什么不高，很简单因为它的工作原理和工艺决定了。
CMOS工艺 = 截止频率低、寄生电容大、工艺一致性差
工作原理 = 有DAC噪音，信号源噪音，寄存器（高速数字电路，信号完整性差，噪音大），加法器。开环电路，温度漂移的影响都很大！
相对而言PLL优势大多了
phemt 或者HBT GaAs工艺 = 截止频率高，线性度高，寄生参数小，一致性好
原理= 一个PD 一个VCO 还有一个除法器组成的闭环回路，实时监控输出频率的质量。
CMOS工艺 = 截止频率低、寄生电容大、工艺一致性差
工作原理 = 有DAC噪音，信号源噪音，寄存器（高速数字电路，信号完整性差，噪音大），加法器。开环电路，温度漂移的影响都很大！
相对而言PLL优势大多了
phemt 或者HBT GaAs工艺 = 截止频率高，线性度高，寄生参数小，一致性好
原理= 一个PD 一个VCO 还有一个除法器组成的闭环回路，实时监控输出频率的质量。
eeyylx 发表于 2013-5-18 23:11 ![]()
这个论文正好证明了我对DDS提出的几点问题。
1.1：频率杂散大（这是很不专业的说法，行业说法叫谐波噪 ...
如果你对DDS提出的问题需要这篇论文来证明，那是否可以认为在那个帖子中有关DDS的问题是你自己分析出来的?
这篇论文是说如何扬长避短应用DDS等实现数字阵列雷达功能,DDS的优劣在其诞生之初就己经是很淸楚的。
不过你在那个帖子中的有些说法，我个人认为是在不了解基本情况之下想当然的说法，只说一项，DDS最大的优奌就是它的低相位噪声和精确相位控制，这是目前任何其他电路程式所不具备的，也是有源相控阵雷达小型化以及数字阵列雷达的基础，而你的观点却是正好相反。
这个论文正好证明了我对DDS提出的几点问题。
1.1：频率杂散大（这是很不专业的说法，行业说法叫谐波噪 ...
如果你对DDS提出的问题需要这篇论文来证明，那是否可以认为在那个帖子中有关DDS的问题是你自己分析出来的?
这篇论文是说如何扬长避短应用DDS等实现数字阵列雷达功能,DDS的优劣在其诞生之初就己经是很淸楚的。
不过你在那个帖子中的有些说法，我个人认为是在不了解基本情况之下想当然的说法，只说一项，DDS最大的优奌就是它的低相位噪声和精确相位控制，这是目前任何其他电路程式所不具备的，也是有源相控阵雷达小型化以及数字阵列雷达的基础，而你的观点却是正好相反。
1谐波x噪音才是雷达性能的关键 dds没办法解决
2 80 90年代大量的pll模拟电路搭的相控阵雷达工作正常 也没看出有什么问题
3 pll相位噪音更低 移相器的精度更是无可比拟。凭什么说只有dds更适合做相控阵雷达？
4 dds成本非常高 可是这篇论文确认文dds便宜 我国专门搞了24所做dds到和ad每年就几万个产品 价格怕事跟奔驰宝马差不多了
5 模拟器件的单芯片化已经解决了体积 成本的问题 耗电量更低。而论文却说模拟的体积大。
哎 此论文误导人啦。
2 80 90年代大量的pll模拟电路搭的相控阵雷达工作正常 也没看出有什么问题
3 pll相位噪音更低 移相器的精度更是无可比拟。凭什么说只有dds更适合做相控阵雷达？
4 dds成本非常高 可是这篇论文确认文dds便宜 我国专门搞了24所做dds到和ad每年就几万个产品 价格怕事跟奔驰宝马差不多了
5 模拟器件的单芯片化已经解决了体积 成本的问题 耗电量更低。而论文却说模拟的体积大。
哎 此论文误导人啦。
如果你对DDS提出的问题需要这篇论文来证明，那是否可以认为在那个帖子中有关DDS的问题是你自己分析出来的 ...
没错 dds相位噪音不比pll更低 造价还更高。影响雷达的最关键因素是谐波 而不是频率切换速度 或者任意波形声称能力。自从模拟器件单芯片化以后 体积就已经不是问题了。
如果说要相位控制精确。直接用模拟移相器。比任何有源器件都精确
没错 dds相位噪音不比pll更低 造价还更高。影响雷达的最关键因素是谐波 而不是频率切换速度 或者任意波形声称能力。自从模拟器件单芯片化以后 体积就已经不是问题了。
如果说要相位控制精确。直接用模拟移相器。比任何有源器件都精确
如果你对DDS提出的问题需要这篇论文来证明，那是否可以认为在那个帖子中有关DDS的问题是你自己分析出来的 ...
相控阵雷达小型化和dds扯不上边。模拟器件单芯片化已经解决了。
其实14所的数字雷达就是在传统雷达的基础上装了dds 仅此而已。以前的模拟pll 滤波器 低噪音放大器 晶体振荡器 功放。甚至混频器都保留了。这算哪门子数字阵列雷达。
基本上和我们用的手机差不多。
相控阵雷达小型化和dds扯不上边。模拟器件单芯片化已经解决了。
其实14所的数字雷达就是在传统雷达的基础上装了dds 仅此而已。以前的模拟pll 滤波器 低噪音放大器 晶体振荡器 功放。甚至混频器都保留了。这算哪门子数字阵列雷达。
基本上和我们用的手机差不多。
数字阵列雷达其实是很不科学的说法 有点忽悠。逼近以前的模拟器件一个没换。而且理论上就没有数字阵列雷达的可能性。
哦 最后说一句。dds的相位精度高 是因为他的工作频率低啊。pll的频率上几十个ghz太容易了。你让dds工作到30个ghz试试。相位噪音很可怕
非业内，不过电子科大和中电科就是一对基友，电子科大差不多就是中电科下面一个研究所
非业内，不过电子科大和中电科就是一对基友，电子科大差不多就是中电科下面一个研究所
早期是这样 很多领导都是电子科大的
后来电子科大毕业生都跑沿海城市赚钱去了
所以关系就淡了
早期是这样 很多领导都是电子科大的
后来电子科大毕业生都跑沿海城市赚钱去了
所以关系就淡了
这个论文正好证明了我对DDS提出的几点问题。
1.1：频率杂散大（这是很不专业的说法，行业说法叫谐波噪 ...
这个论文正好证明了我的观点dds必须和模拟pll结合才能发挥处优势。而且仅限L，波段 做预警雷达
1.1：频率杂散大（这是很不专业的说法，行业说法叫谐波噪 ...
这个论文正好证明了我的观点dds必须和模拟pll结合才能发挥处优势。而且仅限L，波段 做预警雷达
相控阵雷达小型化和dds扯不上边。模拟器件单芯片化已经解决了。
其实14所的数字雷达就是在传统雷达的基 ...
这你就不对了，相控阵雷达真要纯数字就没法玩了，一个单元一个采样板，空警2000这种光采样板就能堆个十来吨（军标是很变态的）。也就是说雷达功率、rt单元数要到空警2000的程度，运20吃不吃的下都是问题，可能得c17级别的
其实14所的数字雷达就是在传统雷达的基 ...
这你就不对了，相控阵雷达真要纯数字就没法玩了，一个单元一个采样板，空警2000这种光采样板就能堆个十来吨（军标是很变态的）。也就是说雷达功率、rt单元数要到空警2000的程度，运20吃不吃的下都是问题，可能得c17级别的
采样电路和dsp ad da dds都可以集成 单芯片。
问题不大 关键是 滤波器 匹配电路 公路检测 放大器 功放 是完全不能用数字电路取代的。理论上不行。而且目前的所谓数字雷达都用了IQ混频器 靠这算哪门子 数字雷达。
问题不大 关键是 滤波器 匹配电路 公路检测 放大器 功放 是完全不能用数字电路取代的。理论上不行。而且目前的所谓数字雷达都用了IQ混频器 靠这算哪门子 数字雷达。
这你就不对了，相控阵雷达真要纯数字就没法玩了，一个单元一个采样板，空警2000这种光采样板就能堆个十来 ...
还有就是机载超算（主要用dsp的吧？或者叫信号处理机？）要翻几翻，重量、功率都是大问题啊
还有就是机载超算（主要用dsp的吧？或者叫信号处理机？）要翻几翻，重量、功率都是大问题啊
采样电路和dsp ad da dds都可以集成 单芯片。
问题不大 关键是 滤波器 匹配电路 公路检测 放大器 功放 是完 ...
考，你居然想数字化到这个程度……果断想多了。
至少现在电子科技就到能把雷达回波信号用数字化处理已经顶天了
问题不大 关键是 滤波器 匹配电路 公路检测 放大器 功放 是完 ...
考，你居然想数字化到这个程度……果断想多了。
至少现在电子科技就到能把雷达回波信号用数字化处理已经顶天了
考，你居然想数字化到这个程度……果断想多了。
至少现在电子科技就到能把雷达回波信号用数字化处理已经 ...
七十年代就办到了。cw雷达的信号处理及其简单。一般本科生都可以做。
至少现在电子科技就到能把雷达回波信号用数字化处理已经 ...
七十年代就办到了。cw雷达的信号处理及其简单。一般本科生都可以做。
还有就是机载超算（主要用dsp的吧？或者叫信号处理机？）要翻几翻，重量、功率都是大问题啊
不用超算。能算个fft变化 就可以满足要求。也就几瓦的耗电量
不用超算。能算个fft变化 就可以满足要求。也就几瓦的耗电量
eeyylx 发表于 2013-5-18 23:43 ![]()
写这个文章的人离开一线科研岗位已经有很多年了。（2000年以后肯定没有直接做设计了）
硬伤比较多：
...
http://www.ime.cas.cn/xwzt/kyzt/201010/t20101015_2988226.html
近日，微电子所微波器件与集成电路研究室（四室）超高速数模混合电路课题组成功研制一款基于1um GaAs HBT工艺的4GHz 32-bit超高速直接数字频率合成器（Direct Digital Synthesizer, DDS）芯片。
该DDS芯片采用自主创新的DDS架构，该架构保证了芯片在4GHz的时钟频率下正常工作，该款DDS芯片内部还专门设计有Strobe电路用于调整输入的控制字与内部时钟的同步，使得输出正弦波形可在频率切换时保持相位连续。
测试结果表明该DDS芯片可在4GHz时钟频率下正常工作，可生成0～2GHz范围内的频率捷变正弦波，其最差无杂散动态范围（SFDR）大于40dBc，其工作时钟频率超过国外同类型产品（3.5GHz）。该超高速DDS芯片是国内速度最高的32bit DDS芯片，其架构与设计达到国际一流水平。该款DDS芯片的研制成功将对国内相关领域起到很好的促进作用。
写这个文章的人离开一线科研岗位已经有很多年了。（2000年以后肯定没有直接做设计了）
硬伤比较多：
...
http://www.ime.cas.cn/xwzt/kyzt/201010/t20101015_2988226.html
近日，微电子所微波器件与集成电路研究室（四室）超高速数模混合电路课题组成功研制一款基于1um GaAs HBT工艺的4GHz 32-bit超高速直接数字频率合成器（Direct Digital Synthesizer, DDS）芯片。
该DDS芯片采用自主创新的DDS架构，该架构保证了芯片在4GHz的时钟频率下正常工作，该款DDS芯片内部还专门设计有Strobe电路用于调整输入的控制字与内部时钟的同步，使得输出正弦波形可在频率切换时保持相位连续。
测试结果表明该DDS芯片可在4GHz时钟频率下正常工作，可生成0～2GHz范围内的频率捷变正弦波，其最差无杂散动态范围（SFDR）大于40dBc，其工作时钟频率超过国外同类型产品（3.5GHz）。该超高速DDS芯片是国内速度最高的32bit DDS芯片，其架构与设计达到国际一流水平。该款DDS芯片的研制成功将对国内相关领域起到很好的促进作用。
好吧砷化镓可以做数字电路
但是你们看看这个芯片面积 这造价便宜不了
还有频谱图在一兆赫兹 高皆谐波这么多。怎么用？频率越高谐波越多。
但是你们看看这个芯片面积 这造价便宜不了
还有频谱图在一兆赫兹 高皆谐波这么多。怎么用？频率越高谐波越多。
eeyylx 发表于 2013-5-19 07:01 ![]()
好吧砷化镓可以做数字电路
但是你们看看这个芯片面积 这造价便宜不了
呵呵，我只是引用，不清楚具体参数的影响，高阶谐波有什么负面影响？再这个芯片大吗？
好吧砷化镓可以做数字电路
但是你们看看这个芯片面积 这造价便宜不了
呵呵，我只是引用，不清楚具体参数的影响，高阶谐波有什么负面影响？再这个芯片大吗？
http://www.ime.cas.cn/xwzt/kyzt/201010/t20101015_2988226.html
近日，微电子所微波器件与集成电路研究 ...
这个芯片的信号输出频谱相当差 才1MHz 谐波就这么多。如果不结合pll 根本没法用
近日，微电子所微波器件与集成电路研究 ...
这个芯片的信号输出频谱相当差 才1MHz 谐波就这么多。如果不结合pll 根本没法用
eeyylx 发表于 2013-5-19 07:25 ![]()
这个芯片的信号输出频谱相当差 才1MHz 谐波就这么多。如果不结合pll 根本没法用
不清楚那个频谱图的意思？照你说的，谐波噪音就是频率杂散大，你又说用HBT 的caAs的指标会更好，我给出符合你要求的东西，你又说不行。再其最差无杂散动态范围（SFDR）大于40dBc，这个参数是什么意思？
这个芯片的信号输出频谱相当差 才1MHz 谐波就这么多。如果不结合pll 根本没法用
不清楚那个频谱图的意思？照你说的，谐波噪音就是频率杂散大，你又说用HBT 的caAs的指标会更好，我给出符合你要求的东西，你又说不行。再其最差无杂散动态范围（SFDR）大于40dBc，这个参数是什么意思？
eeyylx 发表于 2013-5-19 07:25 ![]()
这个芯片的信号输出频谱相当差 才1MHz 谐波就这么多。如果不结合pll 根本没法用
http://lt.cjdby.net/thread-1617136-1-1.html
能看一下这些芯片的水平吗？
这个芯片的信号输出频谱相当差 才1MHz 谐波就这么多。如果不结合pll 根本没法用
http://lt.cjdby.net/thread-1617136-1-1.html
能看一下这些芯片的水平吗？
花落庭院 发表于 2013-5-19 07:50 ![]()
不清楚那个频谱图的意思？照你说的，谐波噪音就是频率杂散大，你又说用HBT 的caAs的指标会更好，我给出符 ...
1 频谱图就是看在不同频率上输出信号的幅度
2 SFDR的意思是：输出信号幅度 与 杂波的比值。 用对数表示
频谱图上谐波如此多，如此大，频率才1MHz。这简直是悲剧。
如果不结合PLL根本没法用。
不清楚那个频谱图的意思？照你说的，谐波噪音就是频率杂散大，你又说用HBT 的caAs的指标会更好，我给出符 ...
1 频谱图就是看在不同频率上输出信号的幅度
2 SFDR的意思是：输出信号幅度 与 杂波的比值。 用对数表示
频谱图上谐波如此多，如此大，频率才1MHz。这简直是悲剧。
如果不结合PLL根本没法用。
花落庭院 发表于 2013-5-19 08:02 ![]()
http://lt.cjdby.net/thread-1617136-1-1.html
能看一下这些芯片的水平吗？
已经不错了，但是不结合PLL没法用，谐波太厉害。
价格，体积，功耗 远远大于PLL
http://lt.cjdby.net/thread-1617136-1-1.html
能看一下这些芯片的水平吗？
已经不错了，但是不结合PLL没法用，谐波太厉害。
价格，体积，功耗 远远大于PLL
eeyylx 发表于 2013-5-19 08:26 ![]()
已经不错了，但是不结合PLL没法用，谐波太厉害。
价格，体积，功耗 远远大于PLL
国外有不结合PLL用的高水平芯片?
已经不错了，但是不结合PLL没法用，谐波太厉害。
价格，体积，功耗 远远大于PLL
国外有不结合PLL用的高水平芯片?
花落庭院 发表于 2013-5-19 08:29 ![]()
国外有不结合PLL用的高水平芯片?
有啊。但是不结合PLL或者DS频率就上不去，性能很悲剧。
结合了PLL也不能用于火控雷达。
国外有不结合PLL用的高水平芯片?
有啊。但是不结合PLL或者DS频率就上不去，性能很悲剧。
结合了PLL也不能用于火控雷达。
有啊。但是不结合PLL或者DS频率就上不去，性能很悲剧。
结合了PLL也不能用于火控雷达。
话说数字式PLL（digital PLL）怎么样？
结合了PLL也不能用于火控雷达。
话说数字式PLL（digital PLL）怎么样？
nm还专业，国内noise都是称“噪声”，没哪个专业人员说'噪音"的
这里怎么讨论开这个了，呵呵。
我不知道为什么在讨论这两个器件，感觉高性能的地相位噪声的信号源还是，一个固定频率的晶体+一个频率可调器件，然后上变频比较靠谱吧？这样，频率可调器件所需覆盖的是目标调整频率。另外，DDS也有用法是时钟是目标频率的4/5，这也是可以用的，不是吗？
我不知道为什么在讨论这两个器件，感觉高性能的地相位噪声的信号源还是，一个固定频率的晶体+一个频率可调器件，然后上变频比较靠谱吧？这样，频率可调器件所需覆盖的是目标调整频率。另外，DDS也有用法是时钟是目标频率的4/5，这也是可以用的，不是吗？
现在的雷达全都是数字化处理，dds的那点杂散根本就不算个事儿。
某阴蒂国回来的根本就不懂雷达，丫最喜欢干的事就是在自己不懂的领域大放厥词，大家甭理会他让他自嗨好了。
某阴蒂国回来的根本就不懂雷达，丫最喜欢干的事就是在自己不懂的领域大放厥词，大家甭理会他让他自嗨好了。
看成张学友了
匿名用户 发表于 2013-5-19 09:38 ![]()
现在的雷达全都是数字化处理，dds的那点杂散根本就不算个事儿。
某阴蒂国回来的根本就不懂雷达，丫最喜欢干 ...
数字化处理，杂散就不是问题？？
你说的是天顶星科技？？
现在的雷达全都是数字化处理，dds的那点杂散根本就不算个事儿。
某阴蒂国回来的根本就不懂雷达，丫最喜欢干 ...
数字化处理，杂散就不是问题？？
你说的是天顶星科技？？
eeyylx 发表于 2013-5-19 08:47 ![]()
有啊。但是不结合PLL或者DS频率就上不去，性能很悲剧。
结合了PLL也不能用于火控雷达。
我看你满帖的专业术语，实在是不知该如何回复你。
有啊。但是不结合PLL或者DS频率就上不去，性能很悲剧。
结合了PLL也不能用于火控雷达。
我看你满帖的专业术语，实在是不知该如何回复你。
eeyylx 发表于 2013-5-18 23:43 ![]()
写这个文章的人离开一线科研岗位已经有很多年了。（2000年以后肯定没有直接做设计了）
硬伤比较多：
...
DDS在数字阵列雷达中是用作波形发生器，而不是频率综合器，它主要是用于产生基带调制信号，或中频调制信号，通过控制基带调制信号，或中频调制信号的相位和幅度去实现阵列的扫描。目前的直接DDS做雷达频率综合器只使用于米波。
写这个文章的人离开一线科研岗位已经有很多年了。（2000年以后肯定没有直接做设计了）
硬伤比较多：
...
DDS在数字阵列雷达中是用作波形发生器，而不是频率综合器，它主要是用于产生基带调制信号，或中频调制信号，通过控制基带调制信号，或中频调制信号的相位和幅度去实现阵列的扫描。目前的直接DDS做雷达频率综合器只使用于米波。
更新DDS噪声杂散分析(引用自《数字阵列雷达和软件化雷达 ...
关于数字阵列技术，
数字阵列雷达和我国新型预警机
数字阵列雷达的进展兼论桑普森雷达是否是数字阵列
王小谟聚焦全数字阵列 中国新预警机将不戴帽子
王小谟聚焦全数字阵列 中国新预警机将不戴帽子
空军预警学院推进改革 新建数字阵列雷达实验室
数字阵列雷达的基石，十三所的数字T/R模块已批量供货（ ...
当黑丝飞过我们学校上空时 有人在做数字宽带阵列雷达试 ...
很多人纠结KJ2000的探测距离，其实最厉害的是数字阵列雷 ...
我国新一代数字阵列技术体制演示验证项目获国家科技进步 ...
空警500预警机首次亮相 采用世界首创数字阵列雷达